一、VLSI冗余单元最优分配的遗传算法求解（论文文献综述）
廖勇[1]（2021）在《考虑智能物料储运系统的生产车间布局方法研究》文中指出高度个性化定制需求下,定制化生产的组织方式正由面向工艺的机群式,逐步向由多个含机器人的柔性制造单元所组成的生产车间演变。同时,因以自动导向小车（Automatic Guided Vehicle,AGV）所组成的物料储运系统具有柔性高、可扩展性和机动性强的特点。具有AGV储运系统的生产车间成为离散型定制化智能车间的典型结构之一。因此,在随机到达的定制需求下,如何将这种单元流水式生产组织方式与AGV物料储运系统有效结合,极大限度地降低车间物流强度在时间和空间上的不均衡分布,提高车间的物料运输和生产效率,是当前生产车间布局规划所面临的难题。本研究针对采用这类布局方式的生产车间,以保证AGV的有效运输效率为目的,研究具有柔性的一般结构导向路径网络的设计方法;在此基础上,考虑AGV导向路径网络是车间布局面积的重要组成部分,研究导向路径网络设计与车间布局的集成规划方法;以柔性制造单元系统性能指标为目标,研究柔性制造单元的设备布局方法。本课题拓宽了排队网建模与分析理论、有向图连通性增广理论的适用范围。为随机需求波动较大的生产车间布局提供可行的理论,为定制型离散制造企业的智能化升级改造提供科学的决策方法和分析依据。（1）针对具有一般结构的AGV导向路径网络,为保证AGV的有效运输效率,提出一种k弧导向路径网络设计方法。依据k弧强连通性和导向路径网络路径长度约束,建立该导向路径网络的混合整数规划模型。改进Frank弧强连通性增广算法,确定该类网络的最小长度。在此基础上,基于图定向和图的连通性保持等性质,设计初始解和邻域动作等,提出改进的变邻域搜索算法,求解最优的k路（弧）强导向路径网络设计方案。通过已有的基准案例验证改进变邻域算法的有效性;并以k=2为例,求解基准案例的2路强导向路径设计方案。为进一步分析2弧路导向路径网络的特点,从导向路径网络的运输距离、导向路径负荷强度分布、导向路径最大负荷强度、以及网络的拓扑结构指标等几个方面,对比分析案例的2弧强和强连通导向路径网络的优劣性。为一般结构的AGV导向路径网络提供一种新的设计思路。（2）针对含有一般结构导向路径网络的AGV储运系统车间的集成布局规划问题,考虑导向路网络布局面积对车间布局的影响,提出一种导向路径网络和车间设施的集成规划方法。在车间布局未定的情况下,给出一种AGV导向路径网络的设计规则,据此建立集成规划问题的混合整数规划模型。设计一种可传递约束图以描述单元间的相对位置关系,通过图的矩形对偶理论,构建相应的布局结构图;在此基础上设计满足连通性需求的导向路径网络,构建单元与单元、单元和导向路径之间互不重叠约束,得到一个可行的集成布局方案。提出一种基于可传递约束图的启发式求解方法,以求解最优集成设计方案。最后,通过已有的基准案例验证可传递约束图的有效性;分析了物流通道面积对车间布局的影响;并针对基准案例求解最优集成布局方案,对比不同类型导向路径网络对应的车间布局面积的影响。为布局阶段预估车间布局面积提供理论依据。（3）针对柔性制造单元的布局问题,以最优化单元的系统性能指标为目标,考虑随机不确定性和有限缓存区容量及搬运机器人的有限运输能力对系统性能指标的影响,提出一种基于有限缓存开排队网的柔性单元布局方法。由于单元的系统性能指标无法采用设备位置信息决策变量的封闭形式表达;所以建立柔性制造单元的有限开排队网模型。考虑有限缓存区容量使得排队网不具有乘积形式解,所以基于广义扩展法近似求解系统性能指标。采用自适应大邻域搜索算法,降低搜索过程陷入局部最优的概率,求解最优的单元布局方案。设计三种规模案例,分别以产出率和生产周期为目标,求解不同类型搬运路径网络结构和生产工艺路线网络结构下的最优布局;对比分析柔性制造单元中不同搬运路径网络结构的优劣性。
黄彩红[2]（2020）在《基于自适应遗传算法的DPR-FPGA资源布局研究》文中研究表明现场可编程逻辑门阵列（Field Programmable Gate Array,FPGA）作为一种高集成度的半定制专用集成电路芯片,具有高并行性、高速度、低功耗、低成本的优势,被广泛的应用于大型数据中心、云服务平台中实现任务加速处理。随着动态部分可重构（Dynamic Partial Reconfigurable,DPR）的FPGA（DPR-FPGA）出现,FPGA的灵活性和开发潜力得到了进一步提升,但也给片上资源布局带来更大挑战,复杂的设计约束需要匹配更加高效的布局算法以获得好的布局结果。基于上述问题,本文总结分析了面向多任务的DPR-FPGA资源布局过程,将其细分为片上一次可部署的多任务问题和需进行多次部署的多任务问题,并就两个子问题分别提出解决方案,设计实现了DPR-FPGA的多任务自适应布局方案。具体研究内容如下:（1）将片上一次可部署的多任务问题抽象为基于平面的二维资源映射问题,提出了一种自适应资源布局算法,改进了自适应遗传算法（Adaptive Genetic Algorithm,AGA）,设计了一种基于句柄——任务关联的间接编码方式,实现二维布局解空间与编码空间的映射;优化了句柄——属性交叉和染色体逆序变异操作,增强自适应资源布局算法的全局搜索能力,能够在较短时间内获得较优的二维平面布局结果;综合考虑资源利用率以及最大可用空闲区两个评价指标,设计了多目标优化的适应度函数,实现了自适应的启发式布局算法,提高了FPGA资源布局的效率。（2）在以上工作基础上,为进一步解决需进行多次部署的多任务问题,将其抽象为基于时序的三维配置规划问题,提出了一种基于任务依赖的离线3D布局器,通过对多任务间的数据依赖关系进行分析,划分任务的布局阶段,结合动态部分可重构技术中的部分配置分层原理,得出多任务布局的部分配置时序,设计实现了具有整体规划能力的离线3D布局器。（3）将基于AGA的自适应资源布局算法与基于任务依赖的离线3D布局器相结合,设计DPR-FPGA多任务自适应布局方案,综合了启发式布局和三维全局规划的优点,实现了芯片资源的空间复用,进一步改善了多任务布局的资源平衡问题。最后,使用TGFF工具生成任务序列进行对比实验。将基于AGA的自适应资源布局算法与其他二维布局算法对比,结果表明,该算法具有强鲁棒性,能够有效避免早熟问题,较快地得到布局优解,有效提高资源利用率至69.1%,提高最大可用空白区至芯片资源的40.6%。同时将DPR-FPGA自适应布局方案进行实现分析,结果表明,该方案将布局时间消耗分担到开发设计过程中,减少部分配置等待时间,缓解了资源的冗余占用情况,能够有效解决DPR-FPGA的多任务资源布局问题。
张玉健[3]（2018）在《面向能耗优化的异构计算系统任务调度研究》文中提出由于单机处理能力有限,大规模科学计算和海量数据分析等应用通常需要借助由高速网络将多个计算单元连接组成的分布式计算系统进行处理,尤其是通过大量廉价且性能参数各异的计算单元组成的异构计算系统,由于其具有功能互补和可扩展强等优势,在大数据、超级计算、网格计算和云计算等领域均有广泛的应用。然而,随着数量和规模的不断增长,这些计算系统的能耗问题也日益突出,不仅带来高额的电力支出,同时也产生了严重的环境问题,使得信息产业逐渐成为一个高耗能行业。因此,降低计算系统的能耗,尤其是通过软件技术提高应用对计算资源使用的能源效率,已经成为亟待解决的现实问题,受到学术、工业和政府各界广泛的关注和支持。本文主要研究通过任务调度的方式降低并行应用在异构计算系统上执行的能耗,同时兼顾总体完成时间最小化的目标。针对现有方法在调度方案优化确定性、调度性能和运行开销方面存在的不足,本文的目标是研究能够实现具有优化确定性、调度性能更优和运行开销更小的节能任务调度方法,具体步骤包括:任务排序、处理机分配和频率选择,构成最终调度方案的不同要素。本文从调度方案的解结构出发,通过逐步减少问题限制,研究不同要素对调度性能的影响,设计相应的节能任务调度算法,并通过理论证明和实验验证的方式评估方法的有效性。本文的主要工作和贡献包括:（1）对节能任务调度问题的模型和复杂度进行了分析,总结了降低应用执行能耗的技术路线。传统任务调度以追求总体完成时间最短为主要目标,节能任务调度在此基础上增加了能耗优化目标,而时间和能耗目标具有非正交性,使得节能任务调度问题变得更为复杂。通过对经典算法的分析和实验发现,传统任务调度方法存在过量使用处理机的问题,产生了不必要的能耗开销,本文提出一种启发式处理机去冗余方法,并形成通过减少处理机数量降低能耗的技术路线。此外,动态电压频率调节作为另一种技术路线,被现有节能任务调度方法广泛采用,通过松弛时间回收技术实现任务降频执行从而降低应用的总能耗,本文指出该技术在能耗优化方面的确定性以及在多频率组合条件下针对单个任务可获得最优解的特性。（2）在任务排序和处理机分配确定的条件下,考虑频率选择对调度性能的影响,提出一种基于线性规划的最优节能任务调度方案的求解方法。仅考虑频率选择时,能耗优化是在给定一个时间优化调度方案的基础上进行的,节能任务调度问题被转换为一个关于能耗的单目标最小化问题,可通过线性规划求解,本文给出了具体的建模方法:通过引入频率占空系数和任务间隔时间两种决策变量,建立能耗优化目标函数,并根据给定调度方案中的任务依赖和完成时间约束建立等价的线性约束条件。最终,利用现有的线性规划工具可在多项式时间内求得能耗最小的频率选择方案,由此证明在任务排序和处理机分配确定的条件下仅考虑频率选择进行节能调度优化是一个P问题。通过在随机任务图上的对比实验,验证了该方法相比经典的传统任务调度算法HEFT可以节约11.5%的能耗,同时相比同类算法EES和MVFS-DVFS在运行效率上提升了3倍。（3）在任务排序确定的条件下,考虑处理机分配和频率选择对调度性能的影响,提出一种基于变邻域搜索的节能任务调度优化方法。考虑处理机分配和频率选择时,节能任务调度需要同时考虑时间和能耗最小化的目标。现有方法多采用设计归一化算子将双目标优化转化为单目标优化,不能保证调度方案的优化确定性且调度性能并不理想。针对该问题,本文以一个时间优化的调度方案作为初始解,提出通过变邻域搜索获得优化解的方法,分别设计旨在降低时间和能耗的两种邻域结构,通过在不同邻域间的变换避免局部最优陷阱。此外,以初始解作为基线,对局部搜索进行剪枝优化,提高搜索效率。算法的设计过程保证了调度方案的优化确定性,同时,在随机生成和两个数值计算应用任务图上的实验结果表明,该方法突破了仅考虑频率选择的优化瓶颈,在时间和能耗方面分别可以实现1.3%和22.3%的优化。（4）综合考虑任务排序、处理机分配和频率选择对调度性能的影响,提出一种基于多目标模因算法的节能任务调度优化方法。以进化算法作为基本框架,通过遗传操作探测不同的任务序列,利用基于最早完成时间的启发式方法获得时间优化的调度方案,由此实现在可行域内快速定位良好的调度方案,再通过此前提出的基于变邻域搜索的方法搜索局部优化解,考虑到运行效率,局部搜索将按概率被启动。为保证优化确定性和加速收敛,算法引入一个时间优化调度方案作为遗传种子和性能基线,同时,建立帕雷托档案并通过非支配排序记录和更新搜索过程中的优化解。实现结果表明,得益于在全部可行域进行搜索,该方法在时间和能耗方面可以实现4.4%和29.9%的优化。同时,进化效率相比同类算法HECS提升了近180倍。
南国芳[4]（2004）在《VLSI物理设计中关键问题求解的算法研究》文中提出当前集成电路工艺技术的快速发展冲击着VLSI CAD技术,即CAD软件的发展落后于集成电路工艺技术的发展。这就要求研究人员根据目前的工艺技术不断改进布局布线、逻辑综合及验证工具,开发出更加适合VLSI产业发展的物理设计算法及可靠的集成电路设计软件产品。本文即是在这个思想的引导下展开的,主要研究内容如下:1. 系统阐述了VLSI CAD技术的发展及集成电路物理设计的主要内容,对物理设计中几个重要阶段（如电路划分、标准单元布局和时钟布线）中所采用算法的研究进展做了详细介绍,同时在第二章介绍了物理设计的算法基础。2. 在电路划分问题的研究中,先后提出了K-L改进划分算法、基于聚类技术的F-M电路划分算法、不同编码的遗传算法设计及混合式遗传电路划分算法,前两种方法均为传统启发式算法的改进,较之原有算法得出的结果有所改进。基于不同编码技术的遗传算法设计及混合式遗传算法的提出是该部分的一个创新点。遗传算法中分别采用0-1编码和基于模块编号的整数编码方式,并设计了相应的适应度函数及遗传算子。将两种遗传算法用于标准标杆电路的测试,划分结果得到了较大的改善。混合式遗传算法则是在标准遗传算法的基础上,用整个K-L算法作为变异算子,虽然每一代进化中增加了算法的复杂度,但是总的来说降低了计算时间。3. 针对标准单元布局问题,提出了一种适应性模拟退火算法,在传统的模拟退火算法中引入适应性初始温度和适应性搜索区域的概念,并对标准单元布局中目标函数中的惩罚项作出相应改进,同时对相关的退火策略及参数优化进行了设计。和传统模拟退火算法得出的结果相比,该算法在布局效果上和时间性能上均显示出优越性;利用上述相关策略及参数,还提出了基于遗传算法的标准单元布局算法。4. 时钟信号和时钟偏差对电路性能的影响也越来越明显。针对传统的时钟网络拓扑生成算法存在的不足,提出了 “多级”概念并设计了基于多级遗传算法和多级模拟退火算法的时钟二叉树形成算法。两种方法虽然形式上不同,且有共同的特点。在对随机测试例子和标准标杆测试例子的测试中发现,较之传统的启发式算法,二者都能产生较好的测试结果。
徐诚革,李霞[5]（2003）在《混合搜索策略及其在VLSI冗余最优分配中的应用》文中研究表明容错技术对于提高VLSI电路的可靠性和成品率十分重要。为实现容错,系统必须提供冗余。本文利用模拟退火、禁忌搜索等现代优化算法求解VLSI系统中基于全局冗余的最优分配问题,并在此基础上提出结合两者优势的混合搜索策略TS2A。实验结果表明,该方法在搜索质量上优于单一的优化方法。
赵天绪,郝跃,周水生[6]（2001）在《VLSI冗余单元最优分配的遗传算法求解》文中研究说明随着VLSI芯片面积的增加和电路复杂性的增强,芯片的成品率受制造缺陷影响的概率逐渐增加。为了解决这一问题,人们将容错技术结合入集成电路设计中。要使一个系统具有较强的容错能力,必须给系统提供一定量冗余单元。本文利用遗传算法有效地解决了使系统成品率达到最大的冗余单元最优分配问题。
赵天绪[7]（1999）在《集成电路缺陷分布模型和容错技术研究》文中指出本文对集成电路制造过程中的缺陷空间分布模型和IC的容错结构及其成品率做了系统地理论研究。主要研究结果如下： 根据缺陷在圆片上的位置首先给出了每个缺陷的模糊度，然后利用圆片上的缺陷与缺陷之间、缺陷与缺陷团之间以及缺陷团与缺陷团之间的相关性定义了缺陷团与团之间的相关系数，首次提出了适合于划分缺陷团的变步长模糊聚类算法（CSFCM）。其次对采集到的一批有缺陷的圆片样本利用变步长的模糊聚类算法进行缺陷团划分处理。最后对划分后的样本进行统计检验，得到了缺陷团在圆片上服从参数为λ的Poisson分布、团内缺陷数服从参数为α的Reyleigh分布等规律。 根据前面得到的缺陷团在圆片上的分布以及团内缺陷数的分布等规律给出了缺陷空间分布新模型。在XD—YES模拟器中，分别采用负二项式分布模型和新模型作为空间分布模型对给定的IC版图进行模拟。模拟结果表明，在芯片面积比较小时，两个模型模拟结果之间差别很小，并且与实测结果也很接近；当芯片面积比较大时，两个模型模拟结果之间差别较大，新模型的模拟结果更接近于实测结果。 本文根据用冗余行和冗余列修复缺陷阵列对应的二分图的特点，提出了一种Hopfield网络算法，有效地解决了冗余行和冗余列的最小分配问题。通过大量的实例验证，用该算法求解冗余行和冗余列的最小分配问题是十分有效的。 本文根据修复缺陷阵列时冗余行数和冗余列数的变化情况，利用Markov链精确地分析了有冗余的存储器阵列的成品率。分析过程中考虑了缺陷的空间分布模型对存储器芯片成品率的影响。实例分析表明，用Markov链方法分析有冗余的存储器阵列的成品率比用传统的成品率分析方法精度高。 随着冗余行和冗余列加入到存储器阵列，芯片面积在增加，一个圆片上的有效芯片数目在减少。本文综合考虑了当两级冗余加入芯片时，芯片面积的变化对成品率的影响情况。在冗余行（列）数目和冗余模块数目给定的条件下，给出了把给定容量的多兆位存储器最优地划分成若干模块的准则。对应这种划分可使存储器芯片的成品率得到最优地改善。 容错技术主要集中在给系统中加入一定量的冗余单元来提高系统的成品率。然而，由于不同类型的子电路所占的芯片面积不同，当给系统中加入一定量的冗余单元时并没有使系统的成品率得到最优的改善。本文首次将整体优化的思想应用于集成电路的容错设计中，利用最优化的思想，提出了在芯片面积增量一 集成电路缺陷分布模型和容错技术研究定的条件下使系统成品率改善最大的最优化模型。利用遗传算法求解了该优化模型。 实验结果表明，在芯片面积增量一定的条件f，为使芯片成品率达到最优地改善，需要加入的冗余子电路数随着芯片上的缺陷密度的增加而增加：随电路中支撑电路面积的增加而减少，其原因是支撑电路没有容错能力，一旦有缺陷落入支撑电路，整个电路就会失效。 研究结果表明：本文提出的容错技术对于提高电路的动态和静态成品率和可靠性是十分有效的。
徐炜鸿[8]（2020）在《神经网络在基带信号处理中的应用及其高效实现》文中研究指明未来无线网络超高的速率给基带信号处理芯片的设计与实现提出了巨大的挑战,基带芯片不仅需要能够处理多种算法,还需要能够提供极高的吞吐率,然而电子信息设备小型化、低功耗的发展趋势意味着未来的基带芯片需要兼具小面积和低功耗的特性。在摩尔定律放缓的大背景下,这些挑战使得基带芯片的设计与制造难上加难。此外已有的无线基带算法中还面临最优检测与估计、无法建模和难以求解以及缺乏算法与硬件实现联合优化等问题。本文立足于以上问题,对神经网络算法在多个基带算法中的应用进行了深入探究。此外,本文还针对经过神经网络优化的算法,进行算法与硬件的协同优化,提出了高效的专用硬件架构,并在ASIC平台上进行了实现和性能验证。首先,针对第五代移动通信（5G）系统中的极化码译码,本文提出了深度学习（DL）方法,以优化极化码BP译码和级联的Polar--LDPC码联合译码这两种译码算法。首先,本文提出了二维偏移最小和（2--D OMS）译码算法,以提升现有归一化最小和（NMS）译码的纠错性能。然后,本文利用DL中优化神经网络的方法用来优化和搜索所提出算法中的参数。数值结果表明,在各种码长度上,所提出的2--D OMS与精确BP译码算法之间几乎没有纠错性能上的差距。本文还针对级联的Polar--LDPC码,提出了低复杂度的级联OMS算法,结果显示经过DL算法优化后的级联OMS算法在码长为1024的极化码上,取得了与L=2的CRC辅助的串行抵消列表（CA-SCL）译码算法接近的纠错性能。上述的优化方法被扩展应用到大规模MIMO系统,深度神经网络（DNN）被用于增强基于消息传递算法的MIMO检测器（MPD）。本文首先介绍了通过展开迭代的MPD算法来构建用于MIMO检测的DNN架构的通用方法。然后结合改进的MPD(包括阻尼置信传播（BP）,最大和（MS）BP和简化的CHEMP算法,提出了多种DNN MIMO检测器。所提出的DNN MIMO检查其中未知的校正因子通过深度学习方法进行优化,以达到更好的性能。实验结果表明,与最小均方误差（MMSE）,BP和CHEMP等多种最新的MIMO检测算法相比,本文提出的DNN MIMO检测器只需要训练一次,即可重复用于多次检测,而且在保证复杂度相近的前提下,可以实现更好的误码率性能,增加对各种天线和信道条件的鲁棒性。基于神经网络方法,本文还研究了非线性信道上的均衡问题。文章提出了一种基于神经网络的联合均衡与译码器,无需信道状态信息（CSI）即可实现对接收信号的盲均衡和译码过程。与已有的方法不同,本文使用了两个分离的神经网络。首先,使用一个卷积神经网络（CNN）从具有码间干扰和非线性失真的接收信号中,自适应地恢复出传输信号。然后,一个深度神经网络译码器（NND）对来自CNN均衡器的检测信号结果进行译码。在多种信道条件下,实验结果表明,所提出的CNN均衡器比其他基于机器学习的方法具有更好的均衡性能。与最先进的神经网络模型相比,所提出的模型减少了约2/3的参数量。此外,该模型可以轻松地以O（n）的复杂度拓展到任意长度的序列。针对低复杂度的硬件实现,本文对极化码译码和神经网络的推理等各种任务提出了多种量化方案和优化策略,主要贡献在于三个方面:（a）本文提出一种确定极化码BP译码器的定点量化方案和最佳LLR缩放因子的方法,为相应的硬件设计提供了理论指导。（b）此外,针对高效CNN推理,本文提出了一种低比特且无需重新训练的量化方法,该方法可使CNN仅用移位和加法运算处理推理运算。实验结果表明,与其他低比特的量化方法相比,该方法无需在Image Net上进行重新训练即可达到更高的精度。而与全精度模型相比,所提出的算法取得了5至8倍的压缩比,而硬件实现所需的资源大量减少,同时还保持了系统吞吐量。（c）为了设计和优化通信系统中的神经网络模型,我们提出了一个经过重新训练的迭代优化框架,以找到不同神经网络的高效量化方案。此外,本文提出了卷积神经网络的高效设计方法,在不损失性能的前提下减少了所需的参数和计算复杂度。在调制分类、信道译码器和均衡器任务上,与全精度模型相比,量化并优化后的NN模型仅需4到5位的权重比特和8比特的激活值即可达到与全精度模型相当的性能。优化后模型的大小被显着压缩,推理的硬件复杂度也大大降低。除了算法的优化外,本文还重点研究了极化码BP译码器和神经网络推理的高效能和可重配置的硬件体系结构。首先,本文提出了可配置的极化码OMS译码器的ASIC硬件架构。该译码器架构可重新配置,以支持三种极化码码长（N=256,512,1024）和两种译码模式（2-D OMS和级联OMS）。在65 nm CMOS工艺上实现的极化码OMS译码器对于码长为1024的最大译码吞吐率为5.4 Gb/s,对于码长为256的最大译码吞吐率为7.5 Gb/s,与目前其他最新的极化码BP译码器性能相当。此外,在码长度为1024的级联OMS译码模式下可实现5.1 Gb/s的吞吐量,延迟为200 ns,这优于具有相近纠错性能的CA-SCL（L=2）译码器。现有的研究利用Winograd和快速傅里叶变换（FFT）等快速算法来减少CNN的卷积运算复杂度,本文针对CNN和生成对抗网络（GAN）模型提出了一种基于ASIC的可重构且低复杂度的加速器,旨在进一步加速CNN中的卷积（CONV）以及GAN中的转置卷积（TCONV）计算。首先,利用费马数变换（FNT）,我们提出了两种基于FNT的快速算法,分别降低了CONV和TCONV计算的复杂度。然后给出了基于FNT的加速器的硬件体系结构,以实现所提出的快速算法。还介绍了确定硬件设计参数和优化数据流的方法,以获取最高的性能和效率。此外,我们在65 nm 1P9M工艺上实现了所提出的加速器,并在多种CNN和GAN模型上对其进行了评估和测试。布局布线的后仿真结果表明,我们的设计在VGG-16上实现了288.0 GOP/s的吞吐率以及25.11 GOP/s/mm2的硬件面积效率,优于最新的CNN加速器。此外,在GAN上至少比现有的加速器快1.7倍,并且其能源效率分别是CPU和GPU的275.3倍和12.5倍。
陈佳楠[9]（2019）在《基于测试时间优化的嵌入式存储器内建自测试研究》文中提出随着片上系统的应用与创新,嵌入式存储器在片上系统占据的比例越来越高。存储器内建自测试是常用的嵌入式存储器测试技术,对于片上系统数量庞大的嵌入式存储器,需要提高测试效率,减少测试时间。因此,本文对基于测试时间优化的嵌入式存储器内建自测试进行了研究。当存储器内同时存在静态故障与动态故障时,诊断数据存在数据冗余的问题,面临故障行或故障列时,冗余率激增,导致测试时间长。针对上述问题,将诊断数据无损压缩和故障模式识别结合,提出了一种可以识别故障模式并无损压缩其诊断数据的存储器内建自测试设计。该设计将故障模式识别为行故障、列故障或单元故障,并对其诊断数据无损压缩解决了诊断数据冗余的问题。实验结果表明,该设计无损压缩了诊断数据,减少了存储器的测试时间。在8k×16存储器模型,该设计比MEB设计的诊断数据输出时间降低了35.16%,面积开销占比仅增加了0.45%。此外,片上系统的多存储器内建自测试在寻求一种测试时间最短的测试方案时,存在受到片上系统的面积开销、测试功耗与测试时间约束的问题。针对该问题,将多存储器内建自测试建模为多目标优化问题,并提出了一种多目标聚类遗传退火算法。该算法在遗传算法的基础上,通过存储器聚类获得兼容存储器组,采用启发式方法获得高质量初始解,提出了一种多约束条件下不同权重的目标函数,对较优个体采用模拟退火算法规避局部最优解风险。实验结果表明:该算法比遗传算法得到了更优的结果,获得了一组存储器解,比一种现有方法的测试时间降低了48.7%,节省了多存储器的测试时间。
杨绪洪[10]（2019）在《行设施布局问题建模及优化方法研究》文中研究说明设施布局问题是研究在特定的空间范围内,如何放置一定数量的设施使系统物流成本最低的一类优化问题。合理的布局形式可以有效的减低物流成本,提高生产效率。行设施布局问题是设施布局问题的一类重要的问题,其设施沿行布置,广泛应用于各类生产和服务系统中。行设施布局问题是NP-hard的,很难在多项式时间内得到问题的最优解,因此对行设施布局问题建立高效的数学模型,提出有效的优化算法求解具有重要意义。本文研究了四种行设施布局问题:单行设施布局问题、双行布局问题、过道布置问题和平行行排序问题。提出更符合实际的考虑非对称流量和过道宽度的扩展单行设施布局问题以及考虑非对称流量、过道宽度和设施宽度的扩展过道布置问题。以上问题的求解难度大,无法在合理的时间内得到问题的最优解,对现有模型分析的基础上,提出更加高效的混合整数规划模型,同时根据问题性质和特征,设计启发式算法进行求解。本论文的主要研究内容有:（1）针对考虑非对称流量和过道宽度的单行设施布局问题,以最小化设施间的物流成本为目标,使用不同的建模方式建立四个混合整数规划模型,使用解的质量、求解时间、分支定界节点数和线性规划松弛值大小等指标评价模型性能,结果表明基于多面体理论的模型求解性能最好。同时,对有析取约束的两个模型使用指示约束建模,结果表明其中一个模型性能没有发生显着变化,另一个模型性能变差。使用打破对称约束和替代不重叠约束改进性能最好的模型,结果表明改进模型在Gap值、分支定界节点数和求解时间方面都显着好于原模型。（2）对基于多面体理论的扩展单行设施布局问题模型进行分析,在使用替代不重叠约束模型基础上,使用位置p-q方法和位置q方法产生打破对称约束,结果表明位置p-q方法使原模型的在性能提升更大,相较于原模型,平均求解时间和分支定界节点数分别减少56.77和49.78个百分点。提出两个有效不等式约束一个等式约束的七种组合形式,并研究其对使用位置p-q方法的模型性能的影响。结果表明使用等式约束和三角不等式约束的模型MET及使用等式约束,三角不等式约束及星形不等式约束的模型METS的性能最好,在求解时间,分支定界节点数,对偶单纯形迭代次数等方面得到更好的结果,平均Gap＿LP值从62.749%下降到16.987%。（3）由于扩展单行布局问题是NP-hard的,无法在多项式时间得到最优解。在分析最优解的结构特征基础上,提出6种构造启发式算法,结果表明基于设施长度的LBP算法的性能显着优于其它构造启发式算法,将LBP算法与精确方法结合求解扩展单行布局问题的改进模型可缩短求解时间,降低Gap值。提出6种改进启发式算法,结果表明使用插入邻域搜索操作的改进启发式算法Insertion性能最好。将Insertion的邻域搜索结构作为模拟退火算法的邻域搜索结构,提出四种模拟退火算法的形式。结果表明使用性能最好的构造启发式算法产生初始解可提高模拟退火算法的性能,另外迭代次数的增加虽然会使求解时间变长,但可有效提高解的质量。与目前经典算例的最优解进行对比,所提模拟退火算法均能在较短时间得到算例的最优解,验证了模拟退火算法求解扩展单行布局问题的有效性。（4）对基于多面体理论的双行布局问题模型进行分析,证明模型中有一条冗余约束,对去掉该冗余约束和添加一条有效不等式约束的模型进行对比分析,结果表明去掉冗余约束可以减少求解时间,冗余约束和有效不等式约束可提高模型的线性松弛值。减少大M的取值可使模型的性能进一步提高。最后,研究了四种基于位置p-q方法的打破对称约束及隐含within-building约束对模型性能的影响。（5）研究了考虑非对称流量、过道宽度及设施宽度的扩展过道布置问题,建立混合整数规划模型。由于该问题是NP-hard的,提出一种面向学习和基于云理论的模拟退火算法（HLCSA）求解该问题。对随机生成的算例数值实验的结果表明,相较于标准模拟退火算法和基于云理论的模拟退火算法,HLCSA在求解质量和求解时间方面更有优势。同时HLCSA可求得规模数最大为n=15的小规模经典算例的最优解。（6）针对平行行排序问题的混合整数规划模型,对设施不重叠约束进行改进,提出一种改进的混合整数规划模型。数值计算结果表明,针对小规模算例,改进模型在较短的时间内得到最优解;对较大规模算例,改进模型在求解时间和Gap值方面具有更好性能。改进模型给出了文献中没有使用的小规模算例的最优解,同时使用该模型还可以得到部分规模为n=24、n=25和n=30算例的最优解,提高了算例精确解的求解规模。本研究针对四种行设施布局问题及其扩展问题,以最小化设施间物流成本为目标,建立相应的混合整数规划模型,并设计求解方法对问题进行求解。本论文丰富了行设施布局问题的研究内容和方法,对推动设施布局理论的发展具有积极的意义。
二、VLSI冗余单元最优分配的遗传算法求解（论文开题报告）
（1）论文研究背景及目的
此处内容要求：
首先简单简介论文所研究问题的基本概念和背景，再而简单明了地指出论文所要研究解决的具体问题，并提出你的论文准备的观点或解决方法。
写法范例：
本文主要提出一款精简64位RISC处理器存储管理单元结构并详细分析其设计过程。在该MMU结构中,TLB采用叁个分离的TLB,TLB采用基于内容查找的相联存储器并行查找,支持粗粒度为64KB和细粒度为4KB两种页面大小,采用多级分层页表结构映射地址空间,并详细论述了四级页表转换过程,TLB结构组织等。该MMU结构将作为该处理器存储系统实现的一个重要组成部分。
（2）本文研究方法
调查法：该方法是有目的、有系统的搜集有关研究对象的具体信息。
观察法：用自己的感官和辅助工具直接观察研究对象从而得到有关信息。
实验法：通过主支变革、控制研究对象来发现与确认事物间的因果关系。
文献研究法：通过调查文献来获得资料，从而全面的、正确的了解掌握研究方法。
实证研究法：依据现有的科学理论和实践的需要提出设计。
定性分析法：对研究对象进行“质”的方面的研究，这个方法需要计算的数据较少。
定量分析法：通过具体的数字，使人们对研究对象的认识进一步精确化。
跨学科研究法：运用多学科的理论、方法和成果从整体上对某一课题进行研究。
功能分析法：这是社会科学用来分析社会现象的一种方法，从某一功能出发研究多个方面的影响。
模拟法：通过创设一个与原型相似的模型来间接研究原型某种特性的一种形容方法。
三、VLSI冗余单元最优分配的遗传算法求解（论文提纲范文）
（1）考虑智能物料储运系统的生产车间布局方法研究（论文提纲范文）
| 摘要 |
| ABSTRACT |
| 第一章 绪论 |
| 1.1 课题研究背景及意义 |
| 1.1.1 定制化生产环境下车间布局新挑战 |
| 1.1.2 问题特点及研究思路 |
| 1.1.3 研究的应用前景和理论价值 |
| 1.2 国内外文献综述 |
| 1.2.1 AGV导向路径网络研究现状 |
| 1.2.2 车间布局研究现状 |
| 1.2.3 车间集成布局研究 |
| 1.2.4 制造单元布局研究现状 |
| 1.2.5 文献调研结论 |
| 1.3 课题来源及研究内容 |
| 1.3.1 课题来源 |
| 1.3.2 研究目标及主要内容 |
| 第二章 基于连通性增广的k弧强导向路径网络设计方法 |
| 2.1 引言 |
| 2.2 问题描述和数学模型 |
| 2.2.1 问题描述 |
| 2.2.2 问题分析 |
| 2.2.3 数学规划模型 |
| 2.3 增广强连通至k弧强导向路径网络的最小添加路径长度 |
| 2.4 求解方法 |
| 2.4.1 初始解生成方法 |
| 2.4.2 邻域动作设计 |
| 2.4.3 目标函数计算方法 |
| 2.4.4 改进的变邻域搜索算法 |
| 2.5 计算实例与分析 |
| 2.5.1 算法的有效性验证 |
| 2.5.2 计算增广强连通到k弧强导向路径网络的最小添加路径长度 |
| 2.5.3 k弧强AGV导向路径网络 |
| 2.6 结论 |
| 第三章 具有一般结构导向路径网络AGV储运系统的车间集成布局规划 |
| 3.1 引言 |
| 3.2 问题描述和数学模型 |
| 3.2.1 AGV导向路径网络设计原则 |
| 3.2.2 问题分析 |
| 3.2.3 数学规划模型 |
| 3.3 基于可传递约束图的导向路径网络设计方法 |
| 3.3.1 图论相关概念 |
| 3.3.2 可传递约束图 |
| 3.3.3 可传递约束图的性质 |
| 3.3.4 可传递约束图的矩形对偶图 |
| 3.3.5 AGV导向路径网络设计方法 |
| 3.4 求解方法 |
| 3.4.1 可传递约束图的邻域动作 |
| 3.4.2 目标函数计算方法 |
| 3.4.3 改进的变邻域搜索算法 |
| 3.5 计算实例与分析 |
| 3.5.1 传递约束图的有效性验证 |
| 3.5.2 通道宽度对车间布局面积的影响 |
| 3.5.3 2弧强导向路径网络和车间设施集成规划案例 |
| 3.6 结论 |
| 第四章 基于有限开排队网的柔性制造单元布局规划 |
| 4.1 引言 |
| 4.2 问题描述和数学模型 |
| 4.3 柔性制造单元性能计算方法 |
| 4.3.1 系统排队网模型的假设条件 |
| 4.3.2 拓展的广义扩展法 |
| 4.4 求解方法 |
| 4.4.1 自适应大邻域搜索算法的基本原理 |
| 4.4.2 自适应大邻域搜索的算法框架 |
| 4.5 计算实例与分析 |
| 4.5.1 性能指标计算方法的有效性验证 |
| 4.5.2 求解最优布局案例 |
| 4.6 结论 |
| 第五章 结论与展望 |
| 参考文献 |
| 攻读学位期间取得与学位论文相关的研究成果 |
| 致谢 |
（2）基于自适应遗传算法的DPR-FPGA资源布局研究（论文提纲范文）
| 摘要 |
| ABSTRACT |
| 符号对照表 |
| 缩略语对照表 |
| 第一章 绪论 |
| 1.1 研究背景和意义 |
| 1.2 国内外研究现状 |
| 1.2.1 动态部分可重构技术发展历程 |
| 1.2.2 DPR-FPGA资源布局算法研究现状 |
| 1.2.3 遗传算法研究现状 |
| 1.3 论文主要工作及组织安排 |
| 1.3.1 论文主要工作 |
| 1.3.2 组织安排 |
| 第二章 相关理论与技术 |
| 2.1 DPR-FPGA设计方法 |
| 2.1.1 FPGA开发设计一般流程 |
| 2.1.2 动态部分可重构原理 |
| 2.1.3 动态部分可重构设计方法 |
| 2.2 FPGA基本结构 |
| 2.2.1 FPGA内部资源分析 |
| 2.2.2 FPGA工作原理 |
| 2.3 遗传算法基本原理 |
| 2.3.1 基本概念释义 |
| 2.3.2 算法的一般步骤 |
| 2.4 本章小结 |
| 第三章 基于自适应遗传算法的FPGA资源布局算法 |
| 3.1 自适应遗传算法原理 |
| 3.1.1 算法初始化过程 |
| 3.1.2 自适应进化方式 |
| 3.1.3 遗传算子设计 |
| 3.2 基于AGA的自适应资源布局算法 |
| 3.2.1 基于句柄——任务关联的间接编码策略 |
| 3.2.2 句柄——属性交叉操作 |
| 3.2.3 逆序变异操作 |
| 3.3 本章小结 |
| 第四章 基于离线3D布局器的DPR-FPGA自适应布局方案 |
| 4.1 不同维度布局器比较 |
| 4.1.1 1D及2D布局器 |
| 4.1.2 3D布局器 |
| 4.2 基于任务依赖的离线3D布局器 |
| 4.2.1 DPR-FPGA的部分配置分层结构 |
| 4.2.2 基于任务依赖划分部分配置序列 |
| 4.3 基于离线3D布局器的DPR-FPGA自适应布局方案 |
| 4.4 本章小结 |
| 第五章 实验分析 |
| 5.1 TGFF随机任务图生成器 |
| 5.2 FPGA资源布局实验 |
| 5.2.1 四种二维布局算法对比 |
| 5.2.2 DPR-FPGA的多任务自适应布局方案实现 |
| 5.3 本章小结 |
| 第六章 总结与展望 |
| 6.1 工作总结 |
| 6.2 研究展望 |
| 参考文献 |
| 致谢 |
| 作者简介 |
（3）面向能耗优化的异构计算系统任务调度研究（论文提纲范文）
| 摘要 |
| Abstract |
| 第一章 绪论 |
| 1.1 研究背景及意义 |
| 1.1.1 异构计算系统概述 |
| 1.1.2 计算系统的能耗问题 |
| 1.1.3 计算系统的利用率问题 |
| 1.1.4 研究目标和意义 |
| 1.2 研究现状 |
| 1.2.1 硬件节能方法 |
| 1.2.2 软件节能方法 |
| 1.3 本文的主要研究工作及论文组织结构 |
| 1.3.1 本文的主要研究工作 |
| 1.3.2 论文组织结构 |
| 第二章 节能任务调度的相关分析 |
| 2.1 问题建模和描述 |
| 2.1.1 系统模型 |
| 2.1.2 应用模型 |
| 2.1.3 能耗模型 |
| 2.1.4 问题描述 |
| 2.2 任务调度的研究现状 |
| 2.2.1 传统任务调度 |
| 2.2.2 节能任务调度 |
| 2.3 节能任务调度的技术路线 |
| 2.3.1 减少处理机 |
| 2.3.2 基于DVFS |
| 2.4 本章小结 |
| 第三章 考虑频率选择的节能调度优化 |
| 3.1 问题描述和分析 |
| 3.1.1 解结构分析 |
| 3.1.2 相关方法 |
| 3.2 基于线性规划的调度优化方法 |
| 3.2.1 初始解 |
| 3.2.2 决策变量 |
| 3.2.3 目标函数 |
| 3.2.4 线性约束 |
| 3.2.5 算法描述 |
| 3.2.6 调度示例 |
| 3.3 实验与分析 |
| 3.3.1 实验设置 |
| 3.3.2 评价指标 |
| 3.3.3 结果分析 |
| 3.4 本章小结 |
| 第四章 考虑处理机分配和频率选择的节能调度优化 |
| 4.1 问题描述和分析 |
| 4.1.1 解结构分析 |
| 4.1.2 相关方法 |
| 4.2 基于变邻域搜索的调度优化方法 |
| 4.2.1 工作机制 |
| 4.2.2 算法框架 |
| 4.2.3 两种邻域结构 |
| 4.2.4 局部搜索方法 |
| 4.2.5 算法分析 |
| 4.3 实验与分析 |
| 4.3.1 实验设置 |
| 4.3.2 评价指标 |
| 4.3.3 结果分析 |
| 4.4 本章小结 |
| 第五章 考虑任务排序、处理机分配和频率选择的节能调度优化 |
| 5.1 问题描述和分析 |
| 5.1.1 解结构分析 |
| 5.1.2 相关方法 |
| 5.2 基于多目标模因算法的调度优化方法 |
| 5.2.1 模因算法 |
| 5.2.2 算法流程 |
| 5.2.3 遗传种子和初始种群生成 |
| 5.2.4 适应度评估和帕雷托档案 |
| 5.2.5 进化操作 |
| 5.2.6 算法描述 |
| 5.3 实验与分析 |
| 5.3.1 实验设置 |
| 5.3.2 结果分析 |
| 5.4 本章小结 |
| 第六章 总结与展望 |
| 6.1 本文主要工作总结 |
| 6.2 未来工作展望 |
| 致谢 |
| 参考文献 |
| 作者攻读博士学位期间的研究成果 |
（4）VLSI物理设计中关键问题求解的算法研究（论文提纲范文）
| 第一章 绪论 |
| 1.1 集成电路及其CAD技术的发展 |
| 1.2 集成电路设计及其物理设计 |
| 1.3 集成电路物理设计各阶段的研究现状 |
| 1.4 本文的内容与组织 |
| 第二章 VLSI物理设计算法基础 |
| 2.1 算法基础 |
| 2.2 传统启发式算法 |
| 2.3 模拟退火算法 |
| 2.4 遗传算法 |
| 2.5 小结 |
| 第三章 电路划分 |
| 3.1 电路划分 |
| 3.2 K-L电路划分算法的改进 |
| 3.3 基于随机电路的混合式遗传算法 |
| 3.4 基于F-M方法的电路划分算法 |
| 3.5 两种不同编码的遗传算法求解电路划分 |
| 3.6 小结 |
| 第四章 标准单元布局算法研究 |
| 4.1 标准单元布局 |
| 4.2 线长估计与目标函数 |
| 4.3 一种改进的适应性模拟退火布局算法 |
| 4.4 遗传算法及其在布局中的应用 |
| 4.5 布线技术 |
| 4.6 小结 |
| 第五章 时钟布线 |
| 5.1 时钟布线 |
| 5.2 时钟树拓扑生成算法 |
| 5.3 多级遗传算法用于时钟二叉树形成 |
| 5.4 多级模拟退火算法用于时钟二叉树形成 |
| 5.5 小结 |
| 第六章 总结与展望 |
| 6.1 总结 |
| 6.2 展望 |
| 参考文献 |
| 攻读博士学位期间完成的科研成果 |
| 致谢 |
（7）集成电路缺陷分布模型和容错技术研究（论文提纲范文）
| 中文摘要 |
| 英文摘要 |
| 第一章 绪 论 |
| 1.1 集成电路可制造性工程概述 |
| 1.2 集成电路制造成品率的研究 |
| 1.2.1 集成电路参数成品率的研究 |
| 1.2.2 集成电路功能成品率的研究 |
| 1.3 本文的主要研究内容和安排 |
| 第二章 缺陷模型 |
| 2.1 缺陷的类型 |
| 2.1.1 冗余物缺陷 |
| 2.1.2 丢失物缺陷 |
| 2.1.3 氧化物针孔缺陷 |
| 2.1.4 结泄漏缺陷 |
| 2.2 模型假设 |
| 2.3 缺陷的粒径分布及轮廓模型 |
| 2.4 缺陷粒径分布在功能成品率模拟中的应用 |
| 第三章 缺陷的空间分布 |
| 3.1 缺陷的负二项式分布 |
| 3.1.1 Poisson分布 |
| 3.1.2 复合Poisson分布 |
| 3.1.3 负二项式分布 |
| 3.2 缺陷的成团效应及其表征 |
| 3.3 划分缺陷团的变尺度聚类算法 |
| 3.3.1 缺陷的隶属度及其性质 |
| 3.3.2 缺陷团划分有效性的确定 |
| 3.3.3 缺陷团划分的变尺度聚类算法 |
| 3.4 硅圆片上缺陷数据采集 |
| 3.4.1 硅圆片样本的设计 |
| 3.4.2 硅圆片样本数据的处理 |
| 3.5 缺陷的空间位置统计分布规律 |
| 3.5.1 缺陷的空间位置规律的统计 |
| 3.5.2 缺陷的空间分布参数的检验 |
| 3.6 小结 |
| 第四章 缺陷空间分布的应用 |
| 4.1 缺陷的空间分布IC功能成品率模拟中的应用 |
| 4.1.1 用于成品率模拟的负二项式分布模型 |
| 4.1.2 用于成品率模拟的缺陷空间分布模型 |
| 4.2 实验与分析 |
| 4.2.1 金属阵列微电子测试图验证 |
| 4.2.2 实际IC成品率预测和分析 |
| 4.3 小 结 |
| 第五章 高位存储器的冗余分析 |
| 5.1 树形存储器的结构及其概念 |
| 5.1.1 传统RAM的缺点 |
| 5.1.2 树形RAM的结构 |
| 5.1.3 TRAM的布局 |
| 5.1.4 TRAM的特点 |
| 5.2 缺陷TRAM的修复及冗余分配算法 |
| 5.2.1 缺陷阵列的二分图表示 |
| 5.2.2 缺陷RAM的修复 |
| 5.2.3 冗余单元分配的神经网络算法 |
| 5.3 冗余TRAM的成品率分析 |
| 5.3.1 一个模块的成品率模型 |
| 5.3.2 冗余TRAM的成品率 |
| 5.4 基于有效面积的成品率综合评价 |
| 5.4.1 综合评价指标 |
| 5.4.2 实例分析与结论 |
| 5.5 小 结 |
| 第六章 集成电路的多级容错结构的优化分析 |
| 6.1 一种有效的容错结构及其成品率分析 |
| 6.1.1 容错结构及其重组算法 |
| 6.1.2 成品率分析 |
| 6.1.3 电路容错设计分析 |
| 6.2 阵列处理器的树形容错结构 |
| 6.2.1 k-FT树型形结构的可靠性分析 |
| 6.2.2. 冗余单元的分配 |
| 6.3 分级容错的优化设计 |
| 6.3.1 子单元级冗余的优化分析 |
| 6.3.2 单元级冗余的优化分析 |
| 6.4 VLSI的三维容错结构 |
| 6.4.1 3-维阵列中的间隙冗余结构 |
| 6.4.2 VLSI芯片成品率的估计 |
| 6.5 小结 |
| 第七章 结束语 |
| 致 谢 |
| 参考文献 |
| 攻读博士学位期间的研究成果 |
（8）神经网络在基带信号处理中的应用及其高效实现（论文提纲范文）
| 摘要 |
| Abstract |
| 符号说明 |
| 英文缩略词 |
| 第一章 绪论 |
| 1.1 研究背景 |
| 1.2 研究现状 |
| 1.2.1 极化码译码 |
| 1.2.2 大规模MIMO检测 |
| 1.2.3 信道均衡 |
| 1.2.4 深度神经网络硬件加速器 |
| 1.3 本文研究内容及意义 |
| 1.4 文章组织结构 |
| 第二章 神经网络在信道译码中的应用 |
| 2.1 极化码置信传播(BP)译码算法 |
| 2.1.1 精确BP译码算法 |
| 2.1.2 低复杂度BP译码算法 |
| 2.2 深度学习优化极化码BP译码器 |
| 2.2.1 2维偏移最小和译码算法 |
| 2.2.2 神经网络的构建及其训练方法 |
| 2.2.3 实验结果 |
| 2.3 通过深度学习优化的Polar-LDPC级联译码器 |
| 2.3.1 级联的Polar-LDPC码 |
| 2.3.2 级联的OMS译码算法 |
| 2.3.3 级联的LDPC码的比特选择方案 |
| 2.3.4 级联的Polar-LDPC码的优化 |
| 2.3.5 实验结果 |
| 2.4 优化方法的复杂度分析 |
| 2.4.1 基于深度学习优化的算术复杂度 |
| 2.4.2 暴力搜索方法的复杂度 |
| 2.4.3 遗传算法的复杂度 |
| 2.4.4 和密度演进算法的比较 |
| 2.5 本章总结 |
| 第三章 神经网络在大规模MIMO检测中的应用 |
| 3.1 大规模MIMO系统模型 |
| 3.2 置信传播检测算法 |
| 3.2.1 BP检测器 |
| 3.2.2 CHEMP检测器 |
| 3.3 简化的置信传播检测算法 |
| 3.3.1 消息阻尼算法 |
| 3.3.2 Max-Sum算法 |
| 3.3.3 低复杂度的CHEMP算法 |
| 3.4 基于DNN的MIMO检测器 |
| 3.4.1 深度神经网络 |
| 3.4.2 多维度校正因子 |
| 3.4.3 DNN检测器 |
| 3.5 实验结果 |
| 3.5.1 DNN结构和训练细节 |
| 3.5.2 数值结果 |
| 3.5.3 复杂度分析 |
| 3.6 本章总结 |
| 第四章 神经网络在信道均衡中的应用 |
| 4.1 系统模型 |
| 4.1.1 码间干扰 |
| 4.1.2 非线性失真 |
| 4.1.3 最大似然均衡器 |
| 4.2 基于神经网络的联合均衡器和译码器 |
| 4.2.1 基于卷积神经网络的均衡器 |
| 4.2.2 深层神经网络译码器 |
| 4.2.3 训练过程 |
| 4.3 实验结果 |
| 4.3.1 实验设置 |
| 4.3.2 在线性信道上的实验结果 |
| 4.3.3 在非线性信道上的实验结果 |
| 4.3.4 联合均衡器和译码器的实验结果 |
| 4.4 算法分析 |
| 4.4.1 相关的工作 |
| 4.4.2 复杂度分析 |
| 4.5 本章总结 |
| 第五章 低比特量化及优化策略 |
| 5.1 极化码BP译码器的量化策略 |
| 5.1.1 信道软信息的定点数量化 |
| 5.1.2 初始化LLR值的缩放策略 |
| 5.2 卷积神经网络的高效非均匀量化策略 |
| 5.2.1 非均匀量化和数据压缩算法 |
| 5.2.2 CNN加速器设计 |
| 5.2.3 实验结果 |
| 5.3 神经网络在通信系统中的量化策略 |
| 5.3.1 所提出的高效神经网络优化框架 |
| 5.3.2 迭代优化方法 |
| 5.3.3 高效卷积神经网络的设计 |
| 5.3.4 实验结果 |
| 5.4 本章总结 |
| 第六章 高效极化码置信度传播(BP)译码器 |
| 6.1 极化码置信度传播译码器的硬件设计 |
| 6.1.1 硬件架构总览 |
| 6.1.2 量化策略 |
| 6.1.3 处理单元阵列 |
| 6.1.4 级联的LDPC译码器 |
| 6.1.5 支持多码长-多码率的可配置硬件架构 |
| 6.1.6 早停止模块 |
| 6.1.7 硬件时序 |
| 6.2 ASIC实现结果和分析比较 |
| 6.2.1 实现细节 |
| 6.2.2 与已有极化码BP译码器的比较 |
| 6.2.3 与已有SCL和CA-SCL译码器的比较 |
| 6.3 本章总结 |
| 第七章 基于快速卷积算法的卷积神经网络加速器设计与实现 |
| 7.1 已有卷积算法的介绍与分析 |
| 7.1.1 卷积层 |
| 7.1.2 转置卷积层 |
| 7.1.3 CNN的快速卷积算法 |
| 7.1.4 已有算法总结分析 |
| 7.2 费马数变换加速的卷积神经网络 |
| 7.2.1 算法设计 |
| 7.2.2 基于2-D OaS FNT的快速卷积算法 |
| 7.2.3 基于1-D OaS FNT的快速转置卷积算法 |
| 7.2.4 小尺寸特征图的优化技术 |
| 7.2.5 复杂度分析 |
| 7.3 FNT硬件设计 |
| 7.3.1 片上全局存储器(On-chip Global Buffer) |
| 7.3.2 PE阵列 |
| 7.3.3 FNT/IFNT变换模块 |
| 7.3.4 BN和(P)ReLU模块 |
| 7.4 设计参数和内存访问优化 |
| 7.4.1 全局存储器大小和数据重用策略 |
| 7.4.2 并行度最大化和循环展开 |
| 7.4.3 快速FNT/IFNT模块 |
| 7.5 性能建模分析 |
| 7.6 实验结果 |
| 7.6.1 实验设置 |
| 7.7 相关的工作 |
| 7.7.1 CNN硬件加速器 |
| 7.7.2 GAN硬件加速器 |
| 7.8 本章总结 |
| 第八章 总结与展望 |
| 8.1 全文总结与主要贡献 |
| 8.2 进一步的研究方向 |
| 致谢 |
| 参考文献 |
| 附录 A 引理1的证明 |
| 附录 B 引理2和引理3的证明 |
| 附录 C 基于Tensorflow库的Polar-LDPC级联译码器核心代码 |
| 附录 D 基于Tensorflow库的DNN-MPD大规模MIMO检测器核心代码 |
| 附录 E 基于Pytorch库的CNN信道均衡器核心代码 |
| 附录 F 实验中使用的CNN模型结构 |
| 附录 G 实验中使用的GAN模型结构 |
| 附录 H Winograd快速卷积算法的推导 |
| H.1 F(2,3)快速卷积算法 |
| H.2 F(2×2, 3 × 3)快速卷积算法 |
| H.3 F(4×4, 3 × 3)快速卷积算法 |
| 附录 Ⅰ 快速FNT变换的Matlab核心代码 |
| 作者攻读硕士学位期间的研究成果 |
（9）基于测试时间优化的嵌入式存储器内建自测试研究（论文提纲范文）
| 摘要 |
| ABSTRACT |
| 第1章 绪论 |
| 1.1 研究背景及意义 |
| 1.2 国内外研究现状 |
| 1.2.1 国外研究现状 |
| 1.2.2 国内研究现状 |
| 1.3 论文主要研究内容与创新点 |
| 1.4 论文组织结构 |
| 第2章 存储器内建自测试相关技术 |
| 2.1 存储器故障模型及测试算法 |
| 2.1.1 故障模型 |
| 2.1.2 测试算法 |
| 2.2 存储器诊断数据 |
| 2.2.1 诊断数据构成 |
| 2.2.2 故障位图重建 |
| 2.3 多存储器测试优化 |
| 2.3.1 多存储器聚类测试 |
| 2.3.2 多目标优化算法 |
| 2.4 存储器内建自测试相关指标 |
| 2.5 本章总结 |
| 第3章 诊断数据无损压缩的存储器内建自测试设计 |
| 3.1 诊断数据冗余问题 |
| 3.2 诊断数据无损压缩 |
| 3.2.1 故障模式识别 |
| 3.2.2 改进诊断数据构成 |
| 3.2.3 诊断数据压缩比 |
| 3.3 存储器内建自测试设计实现 |
| 3.3.1 存储器内建自测试设计框图 |
| 3.3.2 模式分类状态机 |
| 3.3.3 数据压缩器 |
| 3.4 仿真与分析 |
| 3.4.1 诊断数据输出仿真 |
| 3.4.2 参数分析 |
| 3.4.3 性能分析 |
| 3.5 本章总结 |
| 第4章 多目标优化的多存储器内建自测试 |
| 4.1 多存储器分布的复杂性 |
| 4.2 多存储器内建自测试建模 |
| 4.3 多目标聚类遗传退火算法 |
| 4.3.1 存储器聚类 |
| 4.3.2 存储器组编码 |
| 4.3.3 目标函数 |
| 4.3.4 遗传退火操作 |
| 4.4 实验内容 |
| 4.4.1 实验准备 |
| 4.4.2 算法分析 |
| 4.4.3 实验验证 |
| 4.5 本章总结 |
| 第5章 总结与展望 |
| 5.1 全文总结 |
| 5.2 未来研究展望 |
| 参考文献 |
| 发表论文和参加科研情况说明 |
| 致谢 |
（10）行设施布局问题建模及优化方法研究（论文提纲范文）
| 摘要 |
| abstract |
| 第1章 绪论 |
| 1.1 研究背景及意义 |
| 1.2 行设施布局问题简介 |
| 1.3 扩展行设施布局问题简介 |
| 1.4 行设施布局问题求解方法 |
| 1.4.1 精确方法 |
| 1.4.2 启发式算法 |
| 1.4.3 元启发式算法 |
| 1.4.4 其它方法 |
| 1.5 本文研究内容及技术路线 |
| 第2章 考虑非对称流量及过道宽度的单行设施布局问题建模与优化 |
| 2.1 引言 |
| 2.2 问题描述 |
| 2.3 混合整数规划模型 |
| 2.4 数值实验及结果分析 |
| 2.4.1 算例产生方法 |
| 2.4.2 比较四个模型性能 |
| 2.4.3 比较有析取约束模型性能 |
| 2.4.4 MIP4模型的改进 |
| 2.4.5 线性规划松弛值比较 |
| 2.5 本章小结 |
| 第3章 基于多面体理论的单行设施布局问题模型分析与改进 |
| 3.1 引言 |
| 3.2 基于多面体理论的单行设施布局问题模型 |
| 3.3 模型分析与改进 |
| 3.3.1 不重叠约束 |
| 3.3.2 打破对称约束 |
| 3.3.3 有效不等式和等式 |
| 3.4 数值实验及结果分析 |
| 3.4.1 算例产生方法 |
| 3.4.2 打破对称约束对模型性能的影响 |
| 3.4.3 有效不等式和等式对模型性能的影响 |
| 3.5 本章小结 |
| 第4章 求解扩展单行设施布局问题的启发式方法 |
| 4.1 引言 |
| 4.2 算法描述 |
| 4.2.1 构造启发式算法 |
| 4.2.2 改进启发式算法 |
| 4.2.3 模拟退火算法 |
| 4.3 数值实验 |
| 4.3.1 算例产生方法 |
| 4.3.2 构造启发式算法性能比较 |
| 4.3.3 改进启发式算法性能比较 |
| 4.3.4 模拟退火算法求解结果 |
| 4.4 本章小结 |
| 第5章 基于多面体理论的双行设施布局问题模型分析与改进 |
| 5.1 引言 |
| 5.2 问题描述 |
| 5.3 基于多面体理论的双行布局问题模型 |
| 5.4 模型分析 |
| 5.4.1 冗余约束 |
| 5.4.2 隐含Within-building约束 |
| 5.4.3 减少大M值 |
| 5.4.4 不同的打破对称方法 |
| 5.5 数值试验 |
| 5.5.1 与原模型性能比较 |
| 5.5.2 隐含Within-building约束对模型性能的影响 |
| 5.5.3 减少大M值对模型性能的影响 |
| 5.5.4 四种打破对称约束对模型性能的影响 |
| 5.6 本章小结 |
| 第6章 面向学习和基于云理论的模拟退火算法求解扩展过道布置问题 |
| 6.1 引言 |
| 6.2 问题描述及混合整数规划模型 |
| 6.2.1 问题描述 |
| 6.2.2 混合整数规划模型 |
| 6.3 算法介绍 |
| 6.3.1 解的表达及编码解码方法 |
| 6.3.2 解的初始化 |
| 6.3.3 邻域搜索结构 |
| 6.3.4 Metropolis准则 |
| 6.3.5 算法终止条件 |
| 6.3.6 模拟退火算法 |
| 6.3.7 基于云理论的模拟退火算法 |
| 6.3.8 结合面向学习和基于云理论的模拟退火算法 |
| 6.4 数值实验与结果分析 |
| 6.4.1 随机算例产生及算法参数设置 |
| 6.4.2 实验结果与分析 |
| 6.5 本章小结 |
| 第7章 平行行排序问题的改进混合整数规划模型 |
| 7.1 引言 |
| 7.2 问题描述 |
| 7.3 改进混合整数规划模型 |
| 7.4 数值实验 |
| 7.4.1 规模为11≤n≤23求解结果 |
| 7.4.2 规模为24≤n≤30算例结果 |
| 7.4.3 统计检验 |
| 7.4.4 与多种群模拟退火算法比较 |
| 7.5 本章小结 |
| 结论与展望 |
| 致谢 |
| 参考文献 |
| 附录1 |
| 攻读博士学位期间发表的论文及科研成果 |
四、VLSI冗余单元最优分配的遗传算法求解（论文参考文献）
- [1]考虑智能物料储运系统的生产车间布局方法研究[D]. 廖勇. 广东工业大学, 2021(08)
- [2]基于自适应遗传算法的DPR-FPGA资源布局研究[D]. 黄彩红. 西安电子科技大学, 2020(05)
- [3]面向能耗优化的异构计算系统任务调度研究[D]. 张玉健. 东南大学, 2018(03)
- [4]VLSI物理设计中关键问题求解的算法研究[D]. 南国芳. 天津大学, 2004(03)
- [5]混合搜索策略及其在VLSI冗余最优分配中的应用[J]. 徐诚革,李霞. 半导体技术, 2003(12)
- [6]VLSI冗余单元最优分配的遗传算法求解[J]. 赵天绪,郝跃,周水生. 电子与信息学报, 2001(01)
- [7]集成电路缺陷分布模型和容错技术研究[D]. 赵天绪. 西安电子科技大学, 1999(01)
- [8]神经网络在基带信号处理中的应用及其高效实现[D]. 徐炜鸿. 东南大学, 2020(01)
- [9]基于测试时间优化的嵌入式存储器内建自测试研究[D]. 陈佳楠. 天津大学, 2019(01)
- [10]行设施布局问题建模及优化方法研究[D]. 杨绪洪. 西南交通大学, 2019(06)