一、三值格代数逻辑函数POS形式最小化（论文文献综述）
姜恩华,姜文彬[1]（2018）在《三值T门组合网络自动综合的理论和算法》文中研究指明利用具有补运算三值格代数系统和三值T代数系统的基本运算和主要性质,提出了基于三值逻辑函数简化不相交积之和形式的三值T门组合网络自动综合的一些理论问题和算法,并给出了应用实例.利用CMOS管电路实现了三值T门模块和应用实例中的三值T门组合网络.HSPICE仿真实验验证了所设计的三值T门组合网络逻辑功能正确,表明该算法是有效的.该方法易实现三值T门组合网络的自动综合.
张巧文[2]（2018）在《基于ESOP的可逆逻辑综合优化研究》文中提出可逆逻辑的研究主要受到低功耗CMOS计算和量子计算的应用推动,不久的将来,电路逻辑上的不可逆操作将成为制约高性能集成电路发展的主因,量子可逆电路可能取代传统不可逆电路解决经典的计算问题。可逆逻辑综合作为量子可逆电路设计中的关键步骤,由于可逆综合问题的复杂度,寻找最优或近优的综合方法仍然是一个开放性问题。基于积之异或和（Exclusive-or Sum-of-Products,ESOP）的可逆逻辑综合方法虽然能处理上百个变量以上的大型逻辑函数而受到重点关注,但生成的可逆电路存在较高的量子成本而有较大的优化空间,本文对基于ESOP的可逆逻辑综合与优化方法进行深入研究,取得的主要成果在于:1.Reed-Muller逻辑的综合:逻辑函数的AND-EXOR式（又称Reed-Muller,RM逻辑）存在多种子类,RM逻辑的复杂程度直接影响可逆逻辑电路的量子成本,可逆逻辑的综合优化问题可在RM域来预先处理。针对ESOP的可扩展综合,将全局空间的最优覆盖搜索简化为多个子空间的最简映射,提出一种基于分层超立方体的ESOP最小化方法;针对规范RM式之间或规范RM式与ESOP之间的快速转换,引入面向立方体的通用改写操作（即转换规则）,提出一种基于立方体的快速转换方法。2.采用MPMCT门的可逆逻辑综合优化:混合极性通用Toffli门（Mixed-Polarity Multiple-Control Toffoli,MPMCT）的可逆级联从功能上与一个ESOP自然对应,但现有综合优化过程存在前、后目标不统一,难以高效地输出更低量子成本的可逆电路。针对单输出函数,通过临时改变逻辑函数的功能获得具有一个更低量子成本的MPMCT网络,提出一种基于预插入CNOT门的综合优化技术;针对多输出函数,利用不同输出函数间存在的结构相似性以及不同立方体之间存在的控制线集相似性来构造MPMCT网络,提出一种基于共享策略的综合优化技术;参考传统多级逻辑综合,引入一种仿射型可逆级联结构,提出一种基于仿射分解的综合技术。3.可逆逻辑电路的复杂度分析:可逆逻辑电路的复杂度作为一种评价可逆综合方法性能的整体度量,可逆门数的上界有利于理解可逆逻辑电路的复杂度以及量子成本。针对可逆电路级,根据单目标门（Single-Target,ST）的线性上界,采用两种分解方法（函数分解与ESOP乘积项级联）将ST门映射为Toffoli门的级联,由此,给出采用MPMCT门实现的更紧上界;针对映射级,基于Barenco、Nielsen和Miller三种映射技术,由此,给出MPMCT门、ST门和一般可逆电路实现的NCT（NOT-Feynman-Toffoli）复杂度。4.可逆逻辑电路的功能实现:利用可逆门进行经典功能电路的设计是可逆逻辑电路设计的研究热点之一。针对加法器（所有数字系统中必不可少的算术部件）的可逆电路设计,为了提高计算效率,提出基于标记的BCD加法器结构;为了改善级联深度,提出基于码转换的BCD加法器结构;为了在单个可逆电路中实现BCD加法/减法功能,构造一个通用的n位可逆BCD加/减法器结构;提出的4种可逆逻辑电路设计比现有设计具有更好的性能,即量子成本、辅助线输入、可逆门数和逻辑深度。本文研究成果在一定程度上提高可逆逻辑综合的效率、降低可逆逻辑电路的量子成本,为可逆逻辑电路的具体功能电路设计以及传统集成电路的可逆改造提供技术基础。
孙飞[3]（2014）在《三值FPRM逻辑电路面积最佳极性搜索》文中研究指明近年来，超大规模集成电路随着集成度的增加，芯片上晶体管数的集成数量越来越多，使得芯片面积成为集成电路发展不可忽视的问题。多值逻辑电路的出现为解决集成电路芯片面积和互连线增多等问题提供了有效的解决途径。三值逻辑电路是多值逻辑电路中基数最小的一种，易于实现，具有多值逻辑电路的代表性。事实上以模代数为基础的Reed-Muller（RM）逻辑不仅可以表示任意三值逻辑函数，而且与传统以格代数积之和形式表示的电路相比，在面积、功耗等方面体现出巨大优势。固定极性RM（FPRM, Fixed-Polarity Reed-Muller）表达式是一种常用的RM逻辑规范表达式，在不同极性下具有不同的繁简形式，因而决定了它所映射的电路面积的不同。同时，智能算法在解决复杂度计算以及组合优化问题上，具有一定的优势。鉴此，本文在研究三值RM逻辑相关内容和智能算法的基础上对以下内容进行了研究：1.基于极性搜索的智能算法及改进：研究遗传算法和极性转换策略，确定合适三值FPRM逻辑电路优化编码方案和适应度，结合选择、交叉和变异算子，并研究改进的遗传算法，使求解问题的收敛性更强，实现三值FPRM逻辑电路面积最佳极性搜索；2.三值FPRM极性转换：研究三值FPRM逻辑函数展开式以及模代数的特点，运用多值列表技术，实现三值格代数积之和展开式到某极性三值FPRM逻辑展开式不同逻辑的系数转换以及实现不同极性间三值FPRM逻辑展开式的同一逻辑系数转换；3.基于穷尽算法的三值FPRM逻辑电路面积最佳极性搜索：根据格雷码遍历顺序和极性转换策略，结合三值FPRM电路面积估计模型，实现三值FPRM逻辑电路面积最佳极性搜索；4.基于智能算法的三值FPRM逻辑电路面积最佳极性搜索：根据极性转换策略，结合三值FPRM电路面积估计模型，运用遗传算法以及改进的算法实现三值FPRM逻辑电路面积最佳极性搜索；文中所提算法以优化三值FPRM电路面积为出发点，均用C语言编程，通过对MCNC Benchmark基准电路测试，结果表明该算法在优化三值FPRM电路面积方面具有一定的优势。
孙飞,汪鹏君,俞海珍,汪迪生[4]（2013）在《基于遗传算法的三值FPRM电路面积优化》文中指出三值逻辑函数在不同极性下的固定极性RM（reed-muller）电路实现形式所对应的电路面积不尽相同,通过对多值列表技术的研究,提出一种三值不同逻辑的极性转换算法。首先根据三值FPRM（fixed-polarity reed-muller）固定极性展开式的特点,建立三值FPRM电路面积估计模型;然后由多值列表技术推导出三值格代数积之和展开式到RM逻辑展开式极性转换算法。在此基础上,结合遗传算法,进行三值FPRM面积最佳极性搜索。通过对8个MCNC基准电路测试表明,所提算法搜索到的最佳极性三值FPRM电路,与0极性时相比,面积平均节省达到47.4%。
张官志[5]（2012）在《阈算术代数系统与电流型电路设计》文中进行了进一步梳理电流型电路具有高速度、宽带宽、失真小、低功耗、低工作电压、易于实现多值逻辑电路等优点,因而受到国际学术界的广泛关注。但对传统的数字代数系统理论研究后发现,尚缺乏系统的适合于电流型电路的设计方法,传统的逻辑函数表示方法,并不完全符合电流信号的运算特点。因此,如何构建、提出一个更适用于电流型电路的代数系统理论和设计方法,对于电流型电路的研究具有重要的理论意义与实际价值。本文根据电流信号易于实现算术运算的特点,定义了阂算术运算及非负运算,证明了阈算术运算与算术运算一起构成完备运算集。建立了一个适合于电流型电路设计的阈算术代数系统,并在阈算术代数系统中定义和图为阈算术函数的图形表示。提出了适合于I2L电路及电流型CMOS电路的设计方法,并根据阈算术代数系统及和图方法设计二值、多值I2L电路及电流型CMOS电路。以阈算术代数系统为理论指导,论文又进一步研究了控阈技术在电流型电路中的应用,提出了基于阈算术代数系统的电流型电路控阈技术,并应用控阈技术设计了I2L电路及电流型CMOS电路。采用TSMC0.18μm工艺参数的HSPICE模拟结果表明,所设计的电路具有正确的逻辑功能。本文提出的基于阈算术代数系统及和图的设计方法,使电流型电路的设计变得简单、规范和高效。
肖林荣[6]（2012）在《基于QCA的数字逻辑电路设计研究》文中研究说明在过去的半个多世纪里,集成电路技术遵循着Moore定律取得了惊人的进展,而缩小器件特征尺寸是提高芯片集成度和性能的主要途径。但随着特征尺寸的不断缩小,以CMOS技术为主导的集成电路发展遇到了前所未有的挑战,特别是低功耗设计及互连线问题。当器件的特征尺寸进入纳米级,量子效应将逐渐占据主导地位并可能使器件失效,从而使特征尺寸的缩小达到其物理极限。有鉴于此,近年来一方面科研人员从理论上、材料上和工艺上加以修正,以延续Moore定律引领的CMOS技术的生命；另一方面提出了各种可能的替代MOS器件的新型纳米电子器件,以发展新一代集成电路技术。其中的量子细胞自动机（Quantum-Dot Cellular Automata, QCA）,因其提供了一种全新的信息存储和计算方式,由其组成的数字逻辑电路与CMOS相比具有功耗更低、集成度更高和速度更快等固有特点,被认为是新一代的纳电子器件强有力的竞争者。在介绍QCA原理及QCA数字逻辑电路设计和仿真方法的基础上,本文聚焦于QCA通用逻辑门、通用阂值逻辑门、双边沿触发器以及三值QCA逻辑电路的设计和仿真。具体工作和创新之处如下：1、QCA通用逻辑门和通用阈值逻辑门的设计和应用。提出了基于模块化技术的QCA通用逻辑门ULG.2,并应用该ULG.2设计了全加/全减器、全比较器和4选1数据选择器。与已有的QCA通用逻辑门及其应用电路相比,在细胞数、QCA信号线交叉数等方面电路的性能均有较大的改善。随后提出了QCA通用逻辑门ULG3和三变量通用阈值逻辑门UTLG,并分别提出了基于QCA通用逻辑门ULG.3和三变量通用阂值逻辑门UTLG的任意三变量逻辑函数的查表综合。利用所提出的ULG3和UTLG可实现3变量全部256个逻辑函数。所设计的电路经QCADesigner软件仿真,验证了其逻辑功能的正确性。2、QCA双边沿触发器的设计。触发器是数字系统的关键部件,但相对QCA门电路及组合逻辑电路的研究而言,QCA触发器及时序逻辑电路的研究还很不充分,尤其是高性能的触发器及其应用电路。本文提出了两种基于QCA的新型高性能触发器——双边沿D触发器和双边沿JK触发器。通过QCADesigner仿真,结果表明所设计的两种双边沿触发器均具有正确的逻辑功能。若保持原有的时钟频率不变,所提出的双边沿触发器比相应的QCA单边沿触发器处理数据的速度将提高一倍,从而为设计高性能数字电路和系统提供了坚实的基础。3、三值QCA （tQCA）基本逻辑电路的Matlab仿真。现行计算机系统采用二值逻辑电路,主要受限于电路元件只有开关两种状态的技术条件限制。其实多值逻辑电路（MVL）由于信号线能传输多值信号,可携带比二值信号更多的信息量,从而有效地提高电路的信息密度,减少互连线,提高系统工作速度。在介绍tQCA细胞的基础上,循着二值QCA逻辑电路的研究思路,提出了基于Matlab的tQCA基本逻辑电路的半经典模型的仿真算法。随后分别对tQCA信号线、非门和多数门进行了编程仿真。结果表明,三值QCA逻辑电路并不是二值QCA逻辑电路的简单推广,其电路设计理论和设计规则有待进一步研究和探索。
贾修一[7]（2011）在《基于语义的粗糙集理论和模型研究》文中研究表明经典粗糙集理论中所处理的数据都是以信息表或决策表的形式存在的,表中的对象以属性-值对的形式来表示。信息表由对象集合和属性集合所组成,当把属性集合分为条件属性集合和决策属性集合时,这类信息表又称之为决策表。在实际应用中,由于标准的信息表可能无法或者很难把应用中的一些语义表示出来,相同的数据可能带有不同的语义,从而使得用户在选择学习方法时面临着困难,无法应用标准的学习方法或者标准的学习方法得到的结果并不符合用户的需求。现有的很多工作没有系统地从语义角度来研究,对用户在理论上的指导性不强,需要用户必须具备一定的专业知识。本文从用户的需求语义、决策语义、模型中的约简语义和数据的序关系语义角度对粗糙集理论和模型中的一些问题进行了研究。第一,粗糙集理论中存在多种属性约简定义,本文系统的分析了其共性和异性,从语义角度泛化了属性约简的定义,从而使得定义的泛化属性约简能够解释现有的多种属性约简定义,用户可以依据实际应用,定义出或选择出与需求相关的属性约简,从而求得合适的结果。由于在带有决策语义的决策粗糙集模型中,定义在区域保持上的属性约简在理论性和可解释性上存在困难,本文针对这个问题,在泛化属性约简定义的基础上,提出了一种基于风险最小化的属性约简,该约简考虑了决策粗糙集模型中的决策语义,分析了属性变化所带来的区域变化的根本原因,使得定义出的约简能够帮助用户作出风险损失最小的决策。第二,经典粗糙集理论中知识的表达方式是以规则的形式存在的,对信息表的学习通常是先经过属性约简,再从中抽取规则。针对这个学习过程,本文从属性约简和属性值约简语义角度出发,分析两种层面上的规则和两种约简之间的关系,提出并论证了求属性依赖实际上是求属性约简的过程,提取分类规则实际上是求属性值约简的过程。先进行属性约简再抽取分类规则的学习过程有可能会丢失一些有用的知识,属性值约简并不依赖于属性约简,用户应依据自己的需求选择合适的学习过程。第三,本文针对最常见的带有序关系语义的信息表,研究了优势关系粗糙集模型下的增量学习问题,提出了一种增量求核算法和增量抽取规则的算法,能够大大提高学习的效率。另外,通过研究数据本身所具有的一些特性,详细分析了算法运行效率和数据分布特点之间的关系,明确了算法的适用性。第四,本文将带有三枝决策语义的粗糙集方法应用在自然语言处理中的垃圾邮件过滤问题上,三枝决策方法能够通过把疑似垃圾邮件交给用户来决策的方式从而降低邮件的错分率,使得结果更加符合现实情况。基于垃圾邮件过滤这一实际问题背景,我们从决策风险最小化的角度来审视三枝决策粗糙集模型,通过建立一个合适的决策风险最优化问题,解决该最优化问题便能够自动学习出决策粗糙集模型所需的损失函数和边界参数（这些值的确定在现有的工作中是需要专家给定的）。本文第一次从自动学习损失函数方面进行研究,并提出了一种自适应学习算法。
曾小旁[8]（2010）在《基于多值逻辑的电压型高信息密度单元电路研究》文中进行了进一步梳理微电子领域在本世纪最现实、最迫切的发展方向是由集成电路（IC）向集成系统（IS）方向的转变。在提高芯片性能的同时,也导致了芯片面积不断增大,连接复杂性提高,互连线所占面积增大,互连线延迟以及互连线产生的其它寄生效应等问题。而多值逻辑电路在提高信号线携带信息量方面,显示了强大的优势,为解决集成电路中互连线增多带来的一系列问题提供了一条有效的解决途径。但多值逻辑电路目前采用二值元件来实现,其电路结构较之同类二值电路复杂,功耗大,对其电路的结构实现依然是值得研究的对象。本文通过对多值逻辑理论的研究,从基本性能,基本电路出发,以多值开关—信号理论为指导,提出电压型多值逻辑电路的更优设计结构。具体研究内容包括以下几个部分:1、基于多值开关—信号理论的电压型三值定源传输管（Fixed-Power Pass-Transistor, FPT）电路设计。FPT逻辑结构为开关级设计的传统结构,它表示电路按传输源0,1,2有三路开关分支所组成。本文以开关—信号理论为指导,推出三值定源传输管电路的开关级表达式,设计电路。2、基于多值开关—信号理论的电压型三值双传输管（Double Pass-Transistor, DPT）电路设计。DPT逻辑结构采用互补信号,变源传输原理,完全基于标准CMOS工艺而无需修改阈值电压。以开关—信号理论为指导,建立描述简单门电路开关级表达式,采用DPT逻辑结构设计电路。3、基于多值开关—信号理论的电压型三值互补传输管（ Complementary Pass-Transistor, CPT）电路设计。CPT逻辑结构采用互补信号,变源传输原理,双轨差分结构,电路结构规则,具有较好的鲁棒性和良好的驱动能力。因此本文将其结构引入到多值逻辑电路的设计中,以开关—信号理论为指导,设计具有一定功能的三值逻辑电路。最后,对所设计的电路采用TSMC 0.25μm CMOS工艺参数进行了PSPICE模拟,分析验证应用多值开关—信号理论设计的多值逻辑电路具有正确的逻辑功能,而且电路结构都有很大的简化,设计的电路灵活性高,可以方便的推广到更高基的多值逻辑电路设计。
姜恩华,姜文彬[9]（2007）在《三值逻辑函数RDSOP形式的代数理论和T门实现》文中指出三值逻辑函数简化的不相交SOP（RDSOP）形式是一种很有用的代数形式,研究表明,它在T门网络的设计和化简方面有重要应用．利用三值格代数的基本运算和主要性质,讨论了三值函数RDSOP形式的代数理论和算法,并给出了应用实例．利用以三值T门网络可以实现任意三值逻辑函数的原理,提出了基于RDSOP形式的三值T门网络最小化设计的一种方法,并给出了实例．从给出的实例可以看出,该方法是有效且可行的．
陈俭金[10]（2007）在《三值ECL逻辑电路的计算机辅助设计算法研究》文中进行了进一步梳理论文主要讨论了三值ECL电路的计算机辅助设计与综合算法，提出了从Post代数系统出发的准开关级电路综合方法，以及从ECL电路特点出发的基于限加一取小结构的开关级逻辑设计算法。论文首先讲述了ECL电路的工作原理和电路特性，分析了该电路族的数学模型和电路综合模型，然后介绍了多值数字系统设计的电路化简方法，一是代数化简映射门级网络法，二是电路分析抽象出函数结构法。随后，论文以着名的三值post代数为基础，在双轨输入单轨输出、充分考虑消变量和消文字化简的条件下，提出了三值逻辑函数在格代数下的最小化的综合算法，并利用ECL电路的物理特性实现其高效率的准开关级电路综合。接着，论文又从ECL的物理特点和数学模型出发，在分析了该电路族中信号是用电流和电压共同表示的，并建立了其电路综合模型的基础上，探讨了适合ECL电路的三值函数的矩阵表示及相应的采用限加取小运算为基本运算的函数最小化及电路综合方法，从而得到三值ECL电路的开关级设计算法。
二、三值格代数逻辑函数POS形式最小化（论文开题报告）
（1）论文研究背景及目的
此处内容要求：
首先简单简介论文所研究问题的基本概念和背景，再而简单明了地指出论文所要研究解决的具体问题，并提出你的论文准备的观点或解决方法。
写法范例：
本文主要提出一款精简64位RISC处理器存储管理单元结构并详细分析其设计过程。在该MMU结构中,TLB采用叁个分离的TLB,TLB采用基于内容查找的相联存储器并行查找,支持粗粒度为64KB和细粒度为4KB两种页面大小,采用多级分层页表结构映射地址空间,并详细论述了四级页表转换过程,TLB结构组织等。该MMU结构将作为该处理器存储系统实现的一个重要组成部分。
（2）本文研究方法
调查法：该方法是有目的、有系统的搜集有关研究对象的具体信息。
观察法：用自己的感官和辅助工具直接观察研究对象从而得到有关信息。
实验法：通过主支变革、控制研究对象来发现与确认事物间的因果关系。
文献研究法：通过调查文献来获得资料，从而全面的、正确的了解掌握研究方法。
实证研究法：依据现有的科学理论和实践的需要提出设计。
定性分析法：对研究对象进行“质”的方面的研究，这个方法需要计算的数据较少。
定量分析法：通过具体的数字，使人们对研究对象的认识进一步精确化。
跨学科研究法：运用多学科的理论、方法和成果从整体上对某一课题进行研究。
功能分析法：这是社会科学用来分析社会现象的一种方法，从某一功能出发研究多个方面的影响。
模拟法：通过创设一个与原型相似的模型来间接研究原型某种特性的一种形容方法。
三、三值格代数逻辑函数POS形式最小化（论文提纲范文）
（1）三值T门组合网络自动综合的理论和算法（论文提纲范文）
| 0 引言 |
| 1 三值格代数系统和三值T代数系 |
| 2 三值T门组合网络设计实例 |
| 2.1 三值T门组合网络设计步骤 |
| 2.2 应用案例 |
| 3 三值T门模块电路设计和HSPICE仿真实验 |
| 4 结论 |
（2）基于ESOP的可逆逻辑综合优化研究（论文提纲范文）
| 引言 |
| 1 绪论 |
| 1.1 研究背景及意义 |
| 1.1.1 课题背景 |
| 1.1.2 研究意义 |
| 1.2 国内外研究现状 |
| 1.2.1 综合方法现状 |
| 1.2.2 分析与总结 |
| 1.3 研究内容及论文结构 |
| 1.3.1 研究内容 |
| 1.3.2 论文结构 |
| 2 逻辑代数与可逆逻辑 |
| 2.1 布尔代数 |
| 2.2 可逆逻辑 |
| 2.2.1 可逆函数 |
| 2.2.2 可逆门 |
| 2.2.3 可逆电路 |
| 2.3 量子计算 |
| 2.3.1 量子系统 |
| 2.3.2 量子电路 |
| 2.4 电路成本 |
| 2.4.1 可逆成本 |
| 2.4.2 量子代价 |
| 2.5 本章小结 |
| 3 Reed-Muller逻辑的综合 |
| 3.1 研究现状 |
| 3.2 研究策略 |
| 3.3 ESOP的最小化 |
| 3.3.1 问题描述 |
| 3.3.2 最小化策略 |
| 3.3.3 基于立方体的ESOP最小化 |
| 3.4 规范RM式的转换 |
| 3.4.1 规范RM式 |
| 3.4.2 EXOR分解树 |
| 3.4.3 规范式的快速转换 |
| 3.5 算法描述 |
| 3.6 实验及结果分析 |
| 3.7 本章小结 |
| 4 采用MPMCT门的可逆逻辑综合优化 |
| 4.1 研究基础 |
| 4.1.1 研究现状 |
| 4.1.2 基本方法 |
| 4.2 基于CNOT插入的优化技术 |
| 4.2.1 优化策略 |
| 4.2.2 MPMCT的优化规则 |
| 4.2.3 CNOT门的插入方法 |
| 4.2.4 算法实现 |
| 4.2.5 实验测试 |
| 4.2.6 小结 |
| 4.3 基于共享策略的优化技术 |
| 4.3.1 研究策略 |
| 4.3.2 问题构建 |
| 4.3.3 立方体的共享 |
| 4.3.4 文字的共享 |
| 4.3.5 实验测试 |
| 4.3.6 小结 |
| 4.4 基于仿射分解的综合技术 |
| 4.4.1 基本定义 |
| 4.4.2 仿射型可逆网络 |
| 4.4.3 逻辑函数的仿射分解 |
| 4.4.4 基于仿射分解的综合算法 |
| 4.4.5 实验测试 |
| 4.4.6 小结 |
| 4.5 本章小结 |
| 5 可逆逻辑电路的复杂度分析 |
| 5.1 研究现状 |
| 5.2 研究方案 |
| 5.3 可逆电路级的复杂度分析 |
| 5.3.1 采用ST门的可逆电路 |
| 5.3.2 采用MPMCT门的可逆电路 |
| 5.4 映射级的复杂度分析 |
| 5.4.1 映射技术 |
| 5.4.2 NCT复杂度 |
| 5.5 本章小结 |
| 6 可逆逻辑电路的功能实现 |
| 6.1 研究现状 |
| 6.2 多目标可逆门 |
| 6.3 基于标记的可逆BCD加法器 |
| 6.3.1 实现电路1(采用PG门) |
| 6.3.2 实现电路2(采用HNG门) |
| 6.4 基于码转换的可逆BCD加法器 |
| 6.5 可逆BCD加/减法器 |
| 6.6 比较与验证 |
| 6.7 本章小结 |
| 7 总结与展望 |
| 7.1 研究总结 |
| 7.2 工作展望 |
| 参考文献 |
| 在学研究成果 |
| 致谢 |
| Abstract of Thesis |
| 论文摘要 |
（3）三值FPRM逻辑电路面积最佳极性搜索（论文提纲范文）
| 摘要 |
| Abstract |
| 引言 |
| 1 绪论 |
| 1.1 研究背景及意义 |
| 1.2 研究现状及其发展趋势 |
| 1.3 内容安排 |
| 2 逻辑综合与智能搜索算法 |
| 2.1 逻辑综合 |
| 2.1.1 行为级和寄存器传输级综合 |
| 2.1.2 两级最小化 |
| 2.1.3 多级逻辑最小化 |
| 2.1.4 多值逻辑综合 |
| 2.2 智能算法 |
| 2.2.1 人工免疫算法 |
| 2.2.2 遗传算法 |
| 2.2.3 模拟退火算法 |
| 2.2.4 蚁群算法 |
| 2.3 本章小结 |
| 3 三值FPRM极性转换 |
| 3.1 三值逻辑表达式及相关定义 |
| 3.1.1 三值格代数积之和展开式 |
| 3.1.2 三值模代数RM展开式 |
| 3.2 最小项表达式到三值FPRM表达式的列表转换 |
| 3.3 不同极性间三值FPRM表达式的列表转换 |
| 3.4 本章小结 |
| 4 基于穷尽算法的三值FPRM逻辑电路面积最佳极性搜索 |
| 4.1 面积估计模型及函数最小化 |
| 4.2 极性转换 |
| 4.3 最佳极性搜索算法 |
| 4.4 实验结果及分析 |
| 4.5 本章小结 |
| 5 基于遗传算法的三值FPRM逻辑电路面积最佳极性搜索 |
| 5.1 极性转换 |
| 5.2 基于遗传算法的三值FPRM电路面积最佳极性搜索 |
| 5.2.1 编码设计 |
| 5.2.2 适应度函数 |
| 5.2.3 选择操作 |
| 5.2.4 交叉操作 |
| 5.2.5 变异操作 |
| 5.2.6 算法描述 |
| 5.3 实验结果及分析 |
| 5.4 本章小结 |
| 6 基于整体退火遗传算法的三值FPRM逻辑电路面积最佳极性搜索 |
| 6.1 整体退火遗传算法 |
| 6.2 基于整体退火遗传算法的三值FPRM面积最佳极性搜索 |
| 6.2.1 编码和适应度函数 |
| 6.2.2 退火选择操作 |
| 6.2.3 交叉和变异操作 |
| 6.2.4 极性转换 |
| 6.2.5 算法描述 |
| 6.3 实验结果及分析 |
| 6.4 本章小结 |
| 7 结论与展望 |
| 参考文献 |
| 在学研究成果 |
| 致谢 |
（5）阈算术代数系统与电流型电路设计（论文提纲范文）
| 致谢 |
| 摘要 |
| Abstract |
| 目录 |
| 1 绪论 |
| 1.1 数字代数系统理论 |
| 1.2 电流型电路的研究意义 |
| 1.3 电流型电路设计中的数字代数系统 |
| 1.4 本文研究内容及章节安排 |
| 2 阈算术代数系统 |
| 2.1 基本运算与完备性 |
| 2.2 基本运算的性质 |
| 2.3 阈算术函数的规范展开及图形表示 |
| 2.4 基于阈算术代数系统的电流型电路设计 |
| 3 基于阈算术代数系统的I~2L电路设计 |
| 3.1 I~2L电路及其基本算术单元 |
| 3.2 基于阈算术代数系统的I~2L电路设计 |
| 3.2.1 二值I~2L电路设计 |
| 3.2.2 三值I~2L电路设计 |
| 3.3 仿真与小结 |
| 4 基于阈算术代数系统的电流型CMOS电路设计 |
| 4.1 电流型CMOS电路及其基本算术单元 |
| 4.2 基于阈算术代数系统的电流型CMOS电路设计 |
| 4.2.1 二值电流型CMOS电路设计 |
| 4.2.2 三值电流型CMOS电路设计 |
| 4.2.3 2-4电流型CMOS编码译码电路设计 |
| 4.3 仿真与小结 |
| 5 基于阈算术代数系统的电流型电路控阈技术 |
| 5.1 基于阈算术代数系统的I~2L电路控阈技术 |
| 5.2 基于阈算术代数系统的电流型CMOS电路控阈技术 |
| 5.3 仿真与小结 |
| 6 总结与展望 |
| 参考文献 |
| 作者简历及硕士期间取得的研究成果 |
（6）基于QCA的数字逻辑电路设计研究（论文提纲范文）
| 致谢 |
| 摘要 |
| Abstract |
| 第1章 绪论 |
| 1.1 课题背景 |
| 1.1.1 微电子学向纳电子学的演进 |
| 1.1.2 纳电子器件 |
| 1.1.3 量子细胞自动机及其应用 |
| 1.2 研究内容及章节安排 |
| 1.2.1 研究内容 |
| 1.2.2 章节安排 |
| 第2章 QCA原理 |
| 2.1 QCA细胞 |
| 2.1.1 QCA细胞结构 |
| 2.1.2 QCA细胞的量子力学描述 |
| 2.1.3 QCA细胞的特性 |
| 2.1.4 QCA的实现方法 |
| 2.2 QCA时钟 |
| 2.3 QCA逻辑电路的计算原理 |
| 2.4 QCA逻辑电路研究现状 |
| 2.5 QCA逻辑电路的设计和仿真 |
| 2.5.1 QCA逻辑电路的设计方法 |
| 2.5.2 QCA逻辑电路的设计规则 |
| 2.5.3 QCA逻辑电路的仿真方法 |
| 2.6 本章小结 |
| 第3章 QCA通用逻辑门与通用阈值逻辑门设计 |
| 3.1 QCA基本逻辑门 |
| 3.1.1 多数门 |
| 3.1.2 非门 |
| 3.1.3 QCA信号线 |
| 3.2 QCA组合逻辑电路的设计 |
| 3.3 QCA通用逻辑门设计 |
| 3.3.1 通用逻辑门 |
| 3.3.2 基于模块化技术的最佳通用逻辑门ULG.2设计及其应用 |
| 3.3.3 通用逻辑门ULG.3设计及其查表综合 |
| 3.4 QCA通用阈值逻辑门设计 |
| 3.4.1 通用阈值逻辑门 |
| 3.4.2 QCA三变量通用阈值逻辑门设计 |
| 3.4.3 基于QCA三变量通用阈值逻辑门的查表综合 |
| 3.5 本章小结 |
| 第4章 QCA双边沿触发器设计 |
| 4.1 QCA电平触发器和单边沿触发器 |
| 4.1.1 QCA电平触发器 |
| 4.1.2 QCA单边沿触发器 |
| 4.2 QCA双边沿触发器设计 |
| 4.2.1 双边沿触发器设计原理 |
| 4.2.2 单Latch结构的双边沿D触发器 |
| 4.2.3 QCA双边沿D触发器设计 |
| 4.2.4 QCA双边沿JK触发器设计 |
| 4.3 本章小结 |
| 第5章 三值QCA基本逻辑电路的Matlab仿真 |
| 5.1 多值逻辑 |
| 5.2 三值QCA细胞 |
| 5.3 QCA细胞的半经典模型及其电路仿真 |
| 5.3.1 QCA细胞的半经典模型 |
| 5.3.2 QCA电路的Matlab仿真 |
| 5.4 三值QCA基本逻辑电路的Matlab仿真 |
| 5.4.1 三值QCA信号线 |
| 5.4.2 三值QCA非门 |
| 5.4.3 三值QCA多数门 |
| 5.5 本章小结 |
| 第6章 总结与展望 |
| 6.1 工作总结 |
| 6.2 工作展望 |
| 参考文献 |
| 作者简历及在学期间取得的主要研究成果 |
（7）基于语义的粗糙集理论和模型研究（论文提纲范文）
| 摘要 |
| ABSTRACT |
| 第一章 绪论 |
| 1.1 本文研究背景 |
| 1.2 相关研究工作进展 |
| 1.2.1 属性约简 |
| 1.2.2 规则提取 |
| 1.2.3 优势关系粗糙集 |
| 1.2.4 决策粗糙集模型 |
| 1.3 本文的研究内容与成果 |
| 1.4 本文的组织结构 |
| 第二章 基于需求语义的泛化属性约简 |
| 2.1 引言 |
| 2.2 基于需求语义的泛化属性约简定义 |
| 2.3 泛化属性约简的性质 |
| 2.3.1 泛化属性约简的存在性 |
| 2.3.2 泛化属性约简的单调性 |
| 2.3.3 度量函数和阈值的选取 |
| 2.3.4 泛化属性约简的有效性 |
| 2.4 一种基于决策语义的属性约简 |
| 2.4.1 决策粗糙集模型基本概念 |
| 2.4.2 基于正区域不变的属性约简的困难 |
| 2.4.3 决策风险最小化属性约简定义 |
| 2.4.4 关于决策风险最小化属性约简的性质及讨论 |
| 2.5 本章小结 |
| 第三章 基于约简语义的规则提取 |
| 3.1 引言 |
| 3.2 信息表中的两种规则表达方式 |
| 3.2.1 属性层面上的依赖和属性值层面上的依赖 |
| 3.2.2 基于两种依赖的一些讨论 |
| 3.3 信息表中的两种约简 |
| 3.3.1 属性约简 |
| 3.3.2 属性值约简 |
| 3.3.3 属性约简Versus属性值约简 |
| 3.4 从约简中提取规则 |
| 3.4.1 生成属性依赖 |
| 3.4.2 生成属性值规则 |
| 3.5 本章小结 |
| 第四章 基于序关系语义的增量学习研究 |
| 4.1 引言 |
| 4.2 优势关系粗糙集模型 |
| 4.3 基于优势可辨识矩阵的增量求核算法 |
| 4.3.1 优势可辨识矩阵和求核方法 |
| 4.3.2 基于单个优势可辨识矩阵的增量求核方法 |
| 4.3.3 实验及分析 |
| 4.4 基于多优势可辨识矩阵的增量提取规则算法 |
| 4.4.1 多优势可辨识矩阵 |
| 4.4.2 非增量规则提取算法RIDDM |
| 4.4.3 增量规则提取算法INRIDDM |
| 4.4.4 算法和数据之间的实验分析 |
| 4.5 本章小结 |
| 第五章 基于三枝决策语义的粗糙集方法在垃圾邮件过滤中的应用 |
| 5.1 引言 |
| 5.2 三枝决策粗糙集在垃圾邮件过滤中的应用 |
| 5.2.1 垃圾邮件过滤问题及研究现状 |
| 5.2.2 一种基于三枝决策粗糙集的垃圾邮件过滤 |
| 5.2.3 实验及分析 |
| 5.3 一种自适应学习阈值的算法 |
| 5.3.1 决策风险最优化问题 |
| 5.3.2 算法描述 |
| 5.3.3 实验及分析 |
| 5.4 本章小结 |
| 第六章 结束语 |
| 6.1 论文工作总结 |
| 6.2 进一步工作 |
| 参考文献 |
| 附录 参与的科研项目、获得的奖励以及发表和录用的论文 |
| 致谢 |
（8）基于多值逻辑的电压型高信息密度单元电路研究（论文提纲范文）
| 摘要 |
| Abstract |
| 引言 |
| 1 绪论 |
| 1.1 选题背景及意义 |
| 1.2 国内外研究现状 |
| 1.3 内容安排 |
| 2 多值开关—信号理论的研究 |
| 2.1 多值开关—信号理论 |
| 2.2 采用定源传输三值门电路设计 |
| 2.2.1 三值文字电路设计 |
| 2.2.2 三值反相器/缓冲器设计 |
| 2.2.3 三值模加1/模加2 电路设计 |
| 2.3 采用变源传输三值门电路设计 |
| 2.3.1 三值与门设计 |
| 2.3.2 三值或门设计 |
| 2.4 本章小结 |
| 3 基于多值开关—信号理论的三值FPT 电路设计 |
| 3.1 时钟低摆幅技术和双边沿触发技术 |
| 3.2 时钟低摆幅三值双边沿触发器 |
| 3.2.1 三值触发器结构图 |
| 3.2.2 三值触发器设计 |
| 3.2.3 计算机模拟与分析 |
| 3.3 本章小结 |
| 4 基于多值开关—信号理论的三值DPT 电路设计 |
| 4.1 三值文字电路设计 |
| 4.2 三值数值比较器设计 |
| 4.2.1 低位先比三值数值比较器 |
| 4.2.2 高位先比三值数值比较器 |
| 4.2.3 计算机模拟与分析 |
| 4.3 三值动态XOR/XNOR 的设计 |
| 4.3.1 三值XOR/XNOR 电路设计 |
| 4.3.2 三值XOR/XNOR 电路的应用 |
| 4.3.3 计算机模拟与分析 |
| 4.4 本章小结 |
| 5 基于多值开关—信号理论的三值 CPT 电路设计 |
| 5.1 CPT 逻辑组成及特点 |
| 5.2 三值加/减法器设计 |
| 5.2.1 三值加法器设计 |
| 5.2.2 三值减法器设计 |
| 5.2.3 计算机模拟与仿真 |
| 5.3 本章小结 |
| 6 结束语 |
| 6.1 本文工作小结 |
| 6.2 未来工作展望 |
| 参考文献 |
| 附录 A |
| 在学研究成果 |
| 致谢 |
（10）三值ECL逻辑电路的计算机辅助设计算法研究（论文提纲范文）
| 摘要 |
| Abstract |
| 第一章 绪论 |
| 1.1 多值及三值逻辑的研究意义和现状 |
| 1.2 多值 ECL电路研究现状 |
| 1.3 课题的提出和预定研究目标 |
| 第二章 ECL电路的工作特点分析和逻辑综合思路 |
| 2.1 ECL电路的工作原理和数学模型 |
| 2.2 基于混合电流—电压表示的ECL电路综合方法 |
| 2.2.1 电压电流信号的物理运算的讨论 |
| 2.2.2 电流—电压表示的ECL电路模型 |
| 2.3 多值数字系统的逻辑设计方法 |
| 2.3.1 代数化简映射门级网络法 |
| 2.3.2 BITLON法 |
| 2.3.3 电路分析抽象出函数结构法 |
| 第三章 差动电流开关理论 |
| 3.1 开关—信号代数与差动电流开关理论 |
| 3.2 基本运算的性质与函数表示 |
| 第四章 基于传统的Post代数法的三值 ECL逻辑综合 |
| 4.1 三值格代数与函数最小化 |
| 4.2 改进的Mcluskey_Qiune法求函数的POS质蕴涵项 |
| 4.3 利用 ECL开关级设计理论得到 POS接近最小覆盖的电路综合 |
| 第五章 基于限加—取小结构的三值 ECL逻辑开关级设计算法 |
| 5.1 三值逻辑函数的矩阵表示 |
| 5.1.1 单变量函数的凸性 |
| 5.1.2 可限加分解阵 |
| 5.1.3 多变量函数的最适覆盖窗 |
| 5.2 两变量三值逻辑函数的ECL电路综合 |
| 5.2.1 质覆盖窗集的求解 |
| 5.2.2 函数的实现 |
| 5.3 三变量三值逻辑函数的ECL电路综合 |
| 5.3.1 基于变量分解的质覆盖窗集求法 |
| 5.3.2 最小造价覆盖的求解 |
| 5.4 算法举例与验证 |
| 5.4.1 两变量函数 |
| 5.4.2 三变量函数 |
| 第六章 总结与展望 |
| 6.1 论文的研究结果及其意义 |
| 6.2 其他有待研究的逻辑综合方案 |
| 参考文献 |
| 致谢 |
四、三值格代数逻辑函数POS形式最小化（论文参考文献）
- [1]三值T门组合网络自动综合的理论和算法[J]. 姜恩华,姜文彬. 浙江大学学报(理学版), 2018(06)
- [2]基于ESOP的可逆逻辑综合优化研究[D]. 张巧文. 宁波大学, 2018(06)
- [3]三值FPRM逻辑电路面积最佳极性搜索[D]. 孙飞. 宁波大学, 2014(03)
- [4]基于遗传算法的三值FPRM电路面积优化[J]. 孙飞,汪鹏君,俞海珍,汪迪生. 山东大学学报(理学版), 2013(05)
- [5]阈算术代数系统与电流型电路设计[D]. 张官志. 杭州师范大学, 2012(12)
- [6]基于QCA的数字逻辑电路设计研究[D]. 肖林荣. 浙江大学, 2012(08)
- [7]基于语义的粗糙集理论和模型研究[D]. 贾修一. 南京大学, 2011(12)
- [8]基于多值逻辑的电压型高信息密度单元电路研究[D]. 曾小旁. 宁波大学, 2010(06)
- [9]三值逻辑函数RDSOP形式的代数理论和T门实现[J]. 姜恩华,姜文彬. 计算机学报, 2007(07)
- [10]三值ECL逻辑电路的计算机辅助设计算法研究[D]. 陈俭金. 浙江大学, 2007(03)